典型的抗干扰定时器电路图
出处：srclys 发布于：2011-06-13 10:53:23 | 5019 次阅读
典型的抗干扰定时器电路
如图为典型的抗干扰定时器电路图。该电路的原理：在SB断开时，555的4脚通过电阻器R6与地相连，555电路被强制复位。此时，无论2脚受到多大的干扰，555电路都不工作。当按下按钮B后，电源通过二极管VD1加到4脚一个高电平，时基电路的强制复位功能解除，同时电源通过电阻器R1加到三极管VT1的基极上，使得VT1导通，电容器C2通过与VT1集电极相连后向IC电路的2脚输出一个低电平，IC翻转置位，3脚输出高电平，发光二极管点亮、继电器K得电，触点K-1闭合，插座对外供电，同时3脚的高电平通过VD2向4脚输出一个高电平使得电路自锁。当暂态结束后，电路翻回稳态，3脚输出低电平，继电器K失电，触头K-1断开，电路恢复到初始状态。
4次
上一篇：智能的定时提醒器电路图
下一篇：通话电路
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
电路图分类
广告
热门电路图
最新电路图
