CY7C4201V Datasheet

  • CY7C4201V

  • Low Voltage 64/256/512/1K/2K/4K/8K x 9 Synchronous FIFOs

  • 291.13KB

  • Cypress

扫码查看芯片数据手册

上传产品规格书

PDF预览

CY7C4421V/4201V/4211V/4221V
CY7C4231V/4241V/4251V
Switching Waveforms
(continued)
First Data Word Latency after Reset with Simultaneous Read and Write
WCLK
t
DS
D
0
鈥揇
8
t
ENS
WEN1
WEN2
(if applicable)
t
SKEW1
RCLK
t
REF
EF
t
A
REN1,
REN2
[17]
D
0
(FIRSTVALID WRITE)
D
1
D
2
D
3
D
4
t
FRL
[16]
t
A
Q
0
鈥換
8
t
OLZ
t
OE
OE
D
0
D
1
Notes:
16. When t
SKEW1
> minimum specification, t
FRL
(maximum) = t
CLK
+ t
SKEW1
. When t
SKEW1
< minimum specification, t
FRL
(maximum) = either 2*t
CLK
+ t
SKEW1
or t
CLK
+ t
SKEW1
.
The Latency Timing applies only at the Empty Boundary (EF = LOW).
17. The first word is available the cycle after EF goes HIGH, always.
Document #: 38-06010 Rev. *A
Page 11 of 17

CY7C4201V PDF文件相关型号

CY7C4211V,CY7C4221V,CY7C4231V,CY7C4241V,CY7C4251V,CY7C4421V

CY7C4201V相关型号PDF文件下载

您可能感兴趣的PDF文件资料

热门IC型号推荐

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!