EP1S80F1508I6ES Datasheet

  • EP1S80F1508I6ES

  • Stratix Device Family Data Sheet

  • 3583.58KB

  • 290页

  • ALTERA   ALTERA

扫码查看芯片数据手册

上传产品规格书

PDF预览

TriMatrix Memory
Figure 2鈥?6. Input/Output Clock Mode in Simple Dual-Port Mode
Notes (1), (2)
8 LAB Row
Clocks
8
data[ ]
D
Q
ENA
Memory Block
256 麓 16
Data In
512 麓 8
1,024 麓 4
2,048 麓 2
4,096 麓 1
Read Address
address[ ]
D
Q
ENA
Data Out
byteena[ ]
D
Q
ENA
Byte Enable
D
Q
ENA
To MultiTrack
Interconnect
wraddress[ ]
D
Q
ENA
Write Address
rden
D
Q
ENA
wren
Read Enable
outclken
inclken
wrclock
D
Q
ENA
Write
Pulse
Generator
Write Enable
rdclock
Notes to
Figure 2鈥?6:
(1)
(2)
All registers shown except the
rden
register have asynchronous clear ports.
Violating the setup or hold time on the address registers could corrupt the memory contents. This applies to both
read and write operations.
2鈥?8
Stratix Device Handbook, Volume 1
Altera Corporation
July 2005

EP1S80F1508I6ES相关型号PDF文件下载

您可能感兴趣的PDF文件资料

热门IC型号推荐

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!