18.432MHZ
99999
SMD/-
7*55*3.23.2*2.5
18.432MHZ
5000
-/-
石英频率器件，高新技术厂商
18.432M
90
DIP8/0+
大量八脚与光耦欢迎批发跟咨询
18.432M
5023
SMD/2021+
原装优势库存 特价支持 价优质美
18.432M
6500
SMD/2019+
原装配单
18.432M
8700
SMD/2023+
原装现货
18.432M
21800
SMD/23+
现货库存，如实报货，价格优势，一站式配套服务
18.432M
23412
SMD/23+
提供一站式配单服务
18.432M
8700
SMD/2021+
原装现货
18.432M
8700
SMD/2023+
原装现货
18.432M
6000
DIP8/17+
原装正品/假一罚十
18.432M
5000
SMD/23+
优势产品大量库存原装现货
18.432M
8700
SMD/2023+
原装现货
18.432M
65286
-/21+
全新原装现货，长期供应，免费送样
18.432M
5240
SMD/21+
中研正芯，只做原装
18.432M
521010
NR/2017+
-
18.432M
28800
SMD/22+
原装现货，提供配单服务
18.432M
1345
-/22+
公司现货，进口原装热卖
18.432M
1345
-/-
公司现货，进口原装热卖
18.432M
3000
SMD/N/A
原装正品热卖，价格优势
18.432MABJ-UT
CRYSTAL, 18.432M, 18PF CL, HC49/4H; ...
Citizen HCM49
18.432MABJ-UTPDF下载
rhpout－右声道耳机放大输出 lout－左声道输出 rout－右声道输出 从框图可以看出，lout和rout没有经过内部放大器，所以设计中常用lhpout和rhpout，连接示意图如下： 五． 配置接口：主要管脚为 sdin－配置数据输入 sclk－配置时钟 dsp通过该部分配置aic23的内部寄存器，每个word的前7bit为寄存器地址，后9bit为寄存器内容。具体方法和寄存器具体内容见后。 六． 其他：主要管脚为 mclk－芯片时钟输入(12.288m、11.2896m、18.432m、16.9344m) vmid－半压输入，通常由一个10u和一个0.1u电容并联接地 mode－芯片工作模式选择，master或者slave cs－片选信号（配置时有效） clkout－时钟输出，可以为mclk或者mclk/2（详见寄存器配置） dsp与aic23的连接 设计中dsp采用了ti的c5409，这是一款性价比高，外设资源丰富，耗电量低，处理能力强的16位dsp，在实际应用中较为流行。 c5409有三组可通过寄存器灵活配置的mcbsp同步串口，与aic23的连接主要
18.432m晶振必需吗？你好：我最近也在调9200,我想请问一下，是不是必须要18.432m的晶振阿，我用的低一点的晶振可以吗，我用multi_ice 连板子，连不上，是不是和这个晶振有关阿，谢谢
因为18.432m的常见为什么18.432m的常见呢？因为方便产生标准波特率。
请教8019的问题，8019接的20m晶振若换成18.432m有没有影响，谢谢请教8019的问题，8019接的20m晶振若换成18.432m有没有影响，谢谢
电源很稳定啊，大约25毫伏的纹波型号不一样啊，我采用的是pic16fp77a-i/p，晶振用的是18.432m，会不会是晶振高的原因。以前在学校用过用18.432m都运行得好好的，该不会是单片机的问题吧。另还有一个问题求救。当pic接收到数据包后，pic往上位机连续送数据，以下程序只接收到03h。好像停在第一个txpoll就不走了。;*;函数 串口通讯的处理程序;*checkserial: btfss flag,rxbusy return ;if rxbusy==0,return movlw 00h xorwf rxcount,w btfss status,z ;;; goto ?c0023 bcf flag,rxbusy return ;接收到通讯数据包?c0023: movlw .3 xorwf rxbuffer,w btfss status,z return ;-----------
atmega128的这种现象，您见过吗？！原因是这样的：我在做一个avr+fpga的应用板子，用mega128的后64k空间来容纳epf6016的配置文件（暂无使用boot区，也非boot区启动）。开始我写了一个很小的逻辑来测试avr配置fpga，比较成功。哪知我后来在max+plus上写完我所有的逻辑并在avr上用同样的方法配置时出现了如下的错误（见图）。我用的是外置18.432m的时钟源，熔丝设置如下：m103c=0ocden=1jtagen=1spien=1bootsz=00boden=1bodlevel=0cksel=000sut=10这些熔丝不应该有错误吧。我的fpga和avr是有物理连接的，fpga主要是用来给avr扩展内存的。刚才我说到"测试时用到的逻辑很小"，其逻辑并没有和avr有任何联系。大家在使用avr时出现过类似现象吗？？（很怪）
联系人：
联系方式：
