DS90C031TMX
7600
TSSOP/2025+
原装现货
DS90C031BTMX
11500
SOP16/25+23+
原装正规渠道优势商全新进口深圳现货原盒原包
DS90C031BTM
6585
-/24+
进口原装,长期备有现货
DS90C031BTM
10000
-/-
-
DS90C031BTMX/NOPB
2500
-/21+
现货假一罚万只做原厂原装现货
DS90C031TMX
8300
TSSOP/2021+
原装现货
DS90C031TM
70000
SOIC16/-
原装 免费送样 一站式元器件采购商城
DS90C031
5000
09+/26+
提供一站式BOM配单服务
DS90C031
5000
SOP16/23+
原装库存,提供优质服务
DS90C031
8700
09+/2023+
原装现货
DS90C031
7300
SOP16/2026+
行业十年,价格超越代理, 支持权威机构检测
DS90C031
50000
-/26+
只做原装,专注提供BOM配单服务
DS90C031
3000
SOP16/2011
原装正品热卖,价格优势
DS90C031
96000
SOP16/2022+
100%进口原装现货
DS90C031
2000
09+/25+
只做原装,支持账期,提供一站式配单服务
DS90C031
60701
09+/24+
深圳原装现货,可看货可提供拍照
DS90C031
51300
SOP16/24+
原装现货,可提供订货服务
DS90C031
6608
09+/2024+
现货假一罚万只做原装现货
DS90C031
42100
SOP16/24+
只做原装,提供一站式BOM表电子配单服务
DS90C031
5000
SOP16/26+
全新原装现货,一站式配单服务
DS90C031
LVDS Quad CMOS Differential Line Dri...
NSC
DS90C031PDF下载
DS90C031
LVDS Quad CMOS Differential Line Dri...
NSC [National Semiconductor]
DS90C031PDF下载
DS90C031B
LVDS Quad CMOS Differential Line Dri...
NSC
DS90C031BPDF下载
DS90C031B
LVDS Quad CMOS Differential Line Dri...
NSC [National Semiconductor]
DS90C031BPDF下载
DS90C031N
Line Driver
DS90C031NPDF下载
DS90C031TM
LVDS Quad CMOS Differential Line Dri...
NSC
DS90C031TMPDF下载
DS90C031TM
4/0 Driver LVDS 16-SOIC
DS90C031TMPDF下载
DS90C031TM
LVDS Quad CMOS Differential Line Dri...
NSC [National Semiconductor]
DS90C031TMPDF下载
DS90C031BTM
LVDS Quad CMOS Differential Line Dri...
NSC
DS90C031BTMPDF下载
DS90C031BTM
4/0 Driver LVDS 16-SOIC
DS90C031BTMPDF下载
元时,lval为低电平,在两个有效行中间会跳变几个无效的像素点,跳变无效像素点时,lval为高电平。跳过的像素点的数目未定,初步设为固定4个像素。以lvds信号输出。 · 外触发信号dtrg是用来触发采集卡的工作,它与lval信号下降沿对齐,高电平宽度为像元时钟一个周期的宽度。 为提高传输效率以及降低传输成本,ccd相机将以上图像信号按camera link 标准转换成低电平差分信号(lvds)输出。系统采用与ccd 相机相匹配的national semiconductor芯片组ds90c031w/ml 来完成ttl电平信号和ldvs信号之间的转换,转换接口芯片如图2 所示,一个接口转换芯片可以将4个信号转换成4对符合tia/eia-644 标准的lvds 数据流。另外还有两个使能端,在工作时,en接低电平, 接高电平。此芯片的最大传输速度可达77.7mhz,供电电压为+5v,符合系统需要。最后输出信号接到图像采集系统的输入端。在本文的设计当中,只用到驱动芯片,接收芯片放在图像采集系统电路中。 3硬件结构 本设计的硬件电路主要由三部分组成,结构框图如图3所示。包括晶振电
冲输出。如图2所示,信号1即为本地秒脉冲,它是依据前1s的1pps信号上升沿为起始时刻,定时1s得到的,同时为了在一定误差情况下使自产生的脉冲不至于覆盖正常工作时的gps秒脉冲,所以加了一段延时△t,而在检测到失去gps信号时,就要去掉△t,以代替gps秒脉冲。信号2为epm-7128输出的一个窄脉冲信号,用来屏蔽脉冲干扰,它分布在gps秒脉冲上升沿两侧,与gps秒脉冲进行与操作。在窄脉冲之外的脉冲干扰就会被屏蔽。这样就实现了防止gps信号失效和抗干扰脉冲功能。 输出模块包括max232、ds90c031、74hc245等多种芯片,它们将epm-7128的输出转换为232、差分及ttl等多种电气特性的秒脉冲信号的输出,为各种应用提供便捷的解决方案。 4 软件设计 本系统采用c51编程[2]实现,主程序流程见图3.首先初始化,oem板输出的数据是以数据流的形式输出,采集的起始时刻未必是一帧数据的开始时刻,所以在数据采集时,必须先判断字头块,在接收到字头块后,开始采集数据。设定单片机的波特率为4800bit/s,使其与gps oem 板的传输波特率一致。给oem 板发送一条指令,使其发送
电平像元时,lval为低电平,在两个有效行中间会跳变几个无效的像素点,跳变无效像素点时,lval为高电平。跳过的像素点的数目未定,初步设为固定4个像素。以lvds信号输出。 ·外触发信号dtrg是用来触发采集卡的工作,它与lval信号下降沿对齐,高电平宽度为像元时钟一个周期的宽度。 为提高传输效率以及降低传输成本,ccd相机将以上图像信号按camera link 标准转换成低电平差分信号(lvds)输出。系统采用与ccd 相机相匹配的national semiconductor芯片组ds90c031w/ml 来完成ttl电平信号和ldvs信号之间的转换,转换接口芯片如图2 所示,一个接口转换芯片可以将4个信号转换成4对符合tia/eia-644 标准的lvds 数据流。另外还有两个使能端,在工作时,en接低电平, 接高电平。此芯片的最大传输速度可达77.7mhz,供电电压为+5v,符合系统需要。最后输出信号接到图像采集系统的输入端。在本文的设计当中,只用到驱动芯片,接收芯片放在图像采集系统电路中。 3硬件结构 本设计的硬件电路主要由三部分组成,结构框图如图3所示。包括
用lattice公司的ispmach4512v,它具有512个宏单元,最大工作频率为400mhz,而且功耗极低。在这里cpld主要有以下几个功能。 1)通过cy7b933的输出信号rdy和sc/d控制数据写入fifo,当输出是数据时,将数据写入fifo,如果是特殊字符,停止写入fifo。这样,通过写fifo删除特殊字符。spi接口的ts流采用低压差分信号(lvds)电平传输,需要将lvds电平转换为ttl电平,这里采用ds90c032,可将4路差分信号转换为ttl电平信号。ds90c031将调整后的t5流由ttl电平转化为lvds电平。spi接口输出的t5流是连续的,通过cpld可以将数据直接写入fifo。 2)控制ad9850的输出时钟,采用串行设置方式对输出时钟进行设置,以便少用。 3)控制fifo的读出及空包的插入,流程如图2所示,主要由两个状态机完成。状态机l控制凑fifo,状态机2对读出的数据进行处理,建立同步。状态机l首先监测fifo的半满信号,如果未到半满,则由cpld发出包含188字节的空包,如果已到半满,允许读fifo
范围为0~63。 合理地设置增益放大器,可将信号调节至adc允许的最大量程,有利于提高adc的动态范围,从而提高图像质量。 经过以上信号预处理后,信号进入a/d转换器,ad9822使用的是高性能14 b模数转换器,高速低耗。差分非线性性能在o.7lsb左右。由ccd视频信号的数据输出速率可知,ad采样率为10 mhz。因为ad9822只有8个数据输出引脚,因此采用分时输出高8位和低6位的方法来实现14位数据的输出。采样时钟adcclk和输出数据关系如图2所示。输出数据送入低压差分线驱动器ds90c031后转换为差分信号,而后送到下一级处理器进行处理。 2.3 ad9822内部寄存器的配置 由上面的介绍可知,ad9822的各种功能模式由其内部寄存器控制,通过三线串行接口sload,sdata,sck对内部寄存器写数据就可实现对其功能模式的配置。ad9822共有8个8 b的内部寄存器,各寄存器的每一位控制不同的内容。其中,配置寄存器控制芯片的工作模式和偏置电压。mux寄存器控制采样通道的顺序。pga寄存器和补偿寄存器各有3个,分别对红、绿、蓝3个通道做增益控制和信号补偿。设计中,由fp-g
大于155.5Mbit/s(77.7MHz)开关速率;±350mA差分信号;400ps最大差分偏斜(5V,25℃);3.5ns的最大传播延迟;工业操作温度范围;16引脚SOIC封装;引脚兼容DS26C31,MB571(PECL)和41LG(PECL);兼容IEEE 1596.3SCILVDS标准;符合ANSI/TIA/EIA-644 LVDS标准
lvds是一种低摆幅的差分信号技术,它使得信号能在差分pcb线对或平衡电缆上以几百mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。ieee在两个标准中对lvds信号进行了定义。ansi/tia/eia-644中,推荐最大速率为655mbps,理论极限速率为1.923mbps。1.1 lvds信号传输组成lvds信号传输一般由三部分组成:差分信号发送器,差分信号互联器,差分信号接收器。差分信号发送器:将非平衡传输的ttl信号转换成平衡传输的lvds信号。通常由一个ic来完成,如:ds90c031差分信号接收器:将平衡传输的lvds信号转换成非平衡传输的ttl信号。通常由一个ic来完成,如:ds90c032差分信号互联器:包括联接线(电缆或者pcb走线),终端匹配电阻。按照ieee规定,电阻为100欧。我们通常选择为100,120欧。1.2 lvds信号电平特性lvds物理接口使用1.2v偏置电压作为基准,提供大约400mv摆幅。lvds驱动器由一个驱动差分线对的电流源组成(通常电流为3.5ma),lvds接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过100ω 的匹配电阻,并