ASIC
31300
QFP/24+
只做原装，提供一站式配单服务
ASIC
80000
-/23+
原装现货
ASIC
80000
-/23+
原装现货
ASIC
21800
QFP/23+
现货库存，如实报货，价格优势，一站式配套服务
ASIC
5000
QFP/23+
优势产品大量库存原装现货
ASIC
73828
PLCC/21+
低价出售原装现货可看货假一罚十
ASIC
65286
-/21+
全新原装现货，长期供应，免费送样
ASIC
47001
-/24+
房间现货，诚信经营，提供BOM配单服务
ASIC
80000
-/23+
原装现货
ASIC
6608
QFP/22+
现货假一罚万只做原装现货
ASIC
85300
2019+/-
誉辉天成，只做原装正品
ASIC
8391
-/22+
特价现货，提供BOM配单服务
ASIC
40000
-/2035+
原厂原装现货库存支持单天发货
ASIC
18000
-/NEW
元器件代理百强企业
ASIC
8700
-/2023+
原装现货
ASIC
78000
-/2019+
原装欢迎询价
ASIC
8700
-/2021+
原装现货
ASIC
80000
-/23+
原装现货
ASIC
80000
-/23+
原装现货
ASIC
3000
QFP/N/A
原装正品热卖，价格优势
ASIC
ASIC
ETC
ASICPDF下载
ASIC1810
ASIC1810
ETC
ASIC1810PDF下载
ASIC1810
ASIC1810
ETC [ETC]
ASIC1810PDF下载
ASIC-DES
ASIC
ETC
ASIC-DESPDF下载
ASICD2315
NPN SILICON RF POWER TRANSISTOR
ASI
ASICD2315PDF下载
ASICD2315
NPN SILICON RF POWER TRANSISTOR
ASI [Advanced Semiconductor]
ASICD2315PDF下载
ASIC-CUSTOM
ASIC
ETC
ASIC-CUSTOMPDF下载
ASICRCFWP_D
ASIC Versus Reconfigurable Compute F...
ETC
ASICRCFWP_DPDF下载
ASIC-PRODUCTS
ASIC
ETC
ASIC-PRODUCTSPDF下载
ASIC-CAPABILITY
ASIC
ETC
ASIC-CAPABILITYPDF下载
具有快速、灵活的系统设计验证能力，可以确保尽可能快的缩短新产品上市时间，为用户赢得市场竞争先机。在产品开发初期，使用fpga通常会是个十分合理的选择。 然而接下来，产品历经市场考验，逐渐定型时。我们会突然发现，不甘示弱的竞争对手们已不请自来，希望分得一杯羹。市场不断验证着挑战无处不在的真理。那么我们该如何应对这出现的挑战呢？有没有可以在不影响甚至提高产品性能情况下降低成本的方式，使我们在激烈的竞争中始终游刃有余呢？答案当然是肯定的，其中一个重要的解决方案就是可以考虑将产品中的fpga转换成asic. 我们说，fpga最大的优点就是可以通过可重复配置快速实现设计验证。但是当产品到了大规模定型生产的时期，这个特性变得无足轻重，而fpga的相对不足则会表露无遗： 1） 在同等的工艺下，对比系统时钟的运行速度，fpga一般比asic性能落后2倍。为了达到同样的系统性能，fpga必须选择比asic更先进的工艺。这也就意味着fpga 硅片应用成本远高于asic. 2） 产品安全性上，目前主流的fpga都是用片外的prom或者flash存储代码，上电时从片外存储器读入到内部sram的
作者:alain bismuth altera公司副总裁 现在的 asics asic 设计 变得 越来越复杂，开发风险也越来越大，半导体业界已经迅速转向标准单元 asic 的有效替代方案。在过去的几年中，硅芯片供应商开始提供一类新的 asic ——“结构化 asic ”，与传统标准单元 asic 相比，此方案有效的减小了设计风险，实现了高性能、低功耗以及合理的价格。 structured asic 结构化 asic 与标准单元 asic 的区别在于， structured asic 大部分 结构化 asic 经过预先加工，在制作过程中进行准备，为后续的专用设计预置在最佳阶段。当用户专用设计信息到达后，这些预置晶片采用顶部的几个金属层来进行定制 structured asic 结构化 asic 生产。而且， structured asic 结构化 asic 用户只需花费顶部几个金属层流片成本，而不像标准单元 asic 那样，进行全套掩模版的替换。同样，由于 structured asic 结构化 asic 大部分经过了预先制造，因此，周转时间比标准单元
现在有各种各样的硅资源供您选择，供应商们正在调整其标准组件产品系列以满足您的需求。 要点 ● 标准单元asic 和fpga 的权衡为结构化asic新兴公司打开了一个有争议的市场缺口。 ● 结构化asic不只是改名换姓的门阵列，而是反映了目前的市场现实和硅片功能。 ● 平台asic是具有硬件定制功能的assp。 ● rapidworx大大降低了asic开发工具套件的成本，而quartus ii则使其达到了fpga工具的水平——这是一件极好的事情。 ● 竞争者对手的反应是各种各样的，其它的解决办法即将出现。 看来您已认定，采取购买并组装现成的专用标准产品（assp），如嵌入式控制器、外设芯片等，然后再编写您自己的软件这种做法将不能使您设计的产品与您竞争对手的产品有足够大的差别。因此，您会决定选择芯片级设计。两大硅平台竞争对手及其各自的折衷方案已经在各种工业论坛上引起广泛的争论。不过如果您刚涉足这场争论，则很有必要了解下述有关争论的概要。 多种制造fpga的深亚微米工艺，如xilinx公司最新spartan-3系列产品采用的90纳米工艺（参考文献1），使每 块芯
结构化asic及其设计流程 那么，什么是结构化asic呢？其核心思路就是预先在硅片上嵌入必要的功能电路模块（逻辑功能 、时序产生、时钟网络、存储器和i/o等），以一种结构化的方法嵌入在一个基本平台内。对于一个给定组件，结构化asic具有已定义逻辑、内存、时钟网络和i/o资源等预加工的基本阵列，如图1所示。设计师只需要对最后的金属布线层进行个性化编程以完成设计，而不需要像asic设计那样定义芯片所有掩模层，由此带来的最直接的影响就是掩模成本的大幅降低。随着设计要求工艺线宽的减小，结构化asic在掩模成本上的经济性将更加明显。这种结构化asic的硅片可以仓储，等待定单。通过rtl或网表来输入用户的设计，将用户的逻辑映射到逻辑单元和存储器块等模块中，并生成最终的产品。 现在从事结构化asic研究的公司已经有很多，如 altera、 chipexpress、lightspeed、ami、synplicity等，利用结构化asic进行集成电路设计的流程基本相似。首先，尽可能利用fpga进行原型设计；其次，一旦设计被验证无误，就可以转换成结构化asic进行批量生产。设计师利用
前言 在市场需求的驱动下，为了提高速度、减少功耗、降低成本，半导体工艺遵循着摩尔定律，已经跨入深亚微米dsm时代。从180nm、130nm、90nm、65nm，再细到45nm。32nm、22nm似乎就在不远的将来。若再往下缩减，晶体管的尺寸就接近单个原子，而原子无法缩减。为了追求尺寸更小、密度更高的器件而继续微缩的代价将非常高昂，已经意义不大了。而在另一方面，随着半导体工艺的升级细化，asic设计的路也越走越艰难，越走越窄。gartner研究中心多年来的市场跟踪研究结果表明，asic设计项目数量的总体趋势已经无疑被认为是向下的。最新技术的asic设计费用已经上升到一个很高点，以致许多中小规模的公司用不起而只能采用fpga。不过，正在研发的各种降低asic设计费用的新方法有助于将asic的优点回归业界。 以easic为代表的结构化asic厂家率先找到了一种做得起asic的途径。easic独特的过孔层布线定制专利技术使用户能够在短时间内开发出高性能、低成本的asic和soc。本文综述深亚微米asic设计趋势衰退的若干主要原因，分析两种替代asic的器件fpga和结构化asic的长短
导读：传感器性能对MEMS和ASIC参数的高度依赖性表明，闭环传感器的系统级设计需要做大量的折衷考虑，其中的ASIC噪声预算、激励电压、功耗和技术都高度依赖于MEMS参数。
1 引言 IBM在芯片设计方面有着独特并且有效的方式，在其开展的ASIC业务中，不仅提供客户高可靠性...
作为一种新的、最有潜力的光源，LED照明以其节能、环保的优势越来越受到人们重视。加上国家和地方政府的政策鼓励，我国的LED照明产业进入了加速发展阶段，运用市场迅速增长。在室内照明方面，用LED灯替代传统的可调光白炽灯或者卤素灯也将...
摘要：文章介绍了一种STN-LCD驱动控制芯片的设计方案。整个设计采用“自顶向下” 的设计方法将芯片进行层次化功能划分,同时, 参考已有的同类驱动控制芯片的设计经验,原理图输入设计和Verilog编程以及综合技术对模块进行设计。重点讨论分析...
0 引 言
随着专用集成电路(Application Specific Integrat-ed Circuit)设计的迅速发展，将寄存器传输级(RTL)描述的手工综合成门级网表，是IC前端设计中的关键技术。在当前IC设计中，通常在行为级功能验证后，采用软件进行自动...
在市场需求的驱动下，为了提高速度、减少功耗、降低成本，半导体工艺遵循着摩尔定律，已经跨入深亚微米dsm时代。从180nm、130nm、90nm、65nm，再细到45nm。32nm、22nm似乎就在不远的将来。若再往下缩减，晶体管的尺寸就接近单个原子，而原子无法缩减。为了追求尺寸更小、密度更高的器件而继续微缩的代价将非常高昂，已经意义不大了。而在另一方面，随着半导体工艺的升级细化，asic设计的路也越走越艰难，越走越窄。gartner研究中心多年来的市场跟踪研究结果表明，asic设计项目数量的总体趋势已经无疑被认为是向下的。最新技术的asic设计费用已经上升到一个很高点，以致许多中小规模的公司用不起而只能采用fpga。不过，正在研发的各种降低asic设计费用的新方法有助于将asic的优点回归业界。 以easic为代表的结构化asic厂家率先找到了一种做得起asic的途径。easic独特的过孔层布线定制专利技术使用户能够在短时间内开发出高性能、低成本的asic和soc。本文综述深亚微米asic设计趋势衰退的若干主要原因，分析两种替代asic的器件fpga和结构化asic的长短处，介绍easic
目前asic的现状并不让人看好，但是相信通过创新，设计出真正的差异化产品，asic仍有希望。 曾经喧嚣的asic(专用集成电路)，在初创ic(集成电路)设计公司数量减少以及设计成本居高不下的情况下正经历轻度的衰退。 那些 asic制造商，如lsilogic、fujitsu（富士通）、nec、oki、toshiba（东芝）等由于销售额下降，正缩小业务范围或者正经历财务上的困难。而那些推动全球ic设计业进步的初创设计公司，如果目前螺旋状下降趋势持续下去，那么像脉冲一样的急剧下降将很快地到达不可收拾的地步。 设计成本高 技术产品化减缓 对于下一代先进设计产品，每个平均费用达3000万美元，随着技术节点尺寸继续缩小，其成本急速上升。如果都按此比例上升，那些asic，包括客户应用的标准产品(assp)、fpga(现场可编程逻辑元件)及其他高端产品对于oem(原始设备制造商)将随时有可能变得无法用得起。 显然没有人会相信asic或者ic设计业将走到尽头，但是高耸的设计、验证及掩膜成本费用正促使半导体产品的商品化急速减缓。 isuppli公司的分析师认为1
和创新的需求不断增长，而任何可以延长产品市场生命周期的创造性模式都大受欢迎。 市场分割 另外一个新出现的现象是市场分割。大容量市场并不是人们通常想象的那样。以火爆的高清电视市场为例，虽然从整体上来看市场规模相当大，但是高清电视有屏幕大小、分辨率高低和功能多少之分，所有这些都需要进行客户化定制。此外，当在全球部署高清电视时，不同地区使用不同的视频调制标准。因此，总量上看起来高达数亿部的市场实际上根据地区需求、特色和功能不同被分为较小的多个部分。此外，经常性地进行产品差异化区分变得势在必行。这对asic开发者来说相当不利，因为他们的开发周期通常很长，这与产品快速面世的要求直接发生了冲突。 投资回报率(roi)困局 进行研发(r&d)预算受到极大的压力。即使对无晶圆厂公司来说，开发单一产品的成本，包括设计、验证、工具、ip核、晶片和掩模也累计高达数百万美元，每个芯片设计的投资回报率变得更加难以实现。如今，开发一个90nm芯片的成本通常超过2,000万美元。假如研发成本占销售收入的20%，这种产品可以获得20%的市场份额，那么只有一个总量高达5亿美元的市场机会才能收回研发成本。由于上述的市场分
altera是一个团结紧密的团体，每一个成员都有共同的坚定的信念和为此信念奋斗不息的激情。我从john daane身上也看到这一点。daane是一位年轻的ceo，在加入altera之前，他在lsi logic公司工作了15年，负责asic技术的研发。这又是他们的一个共同特点，这些投身fpga事业的人物，几乎都曾是asic行业的专家。看来他们的确是一群志同道合的人，在若干年前看到fpga行业发展的大好前景，所以聚到一起来了。 如果现在让我历数采访过的altera公司的人物有哪些，我确实有些搞不准了。从2001年第一次接触ltera采访当时的亚太区副总裁李彬到现在，恐怕有七、八位了吧？这几年来，整个半导体行业经历了从低谷慢慢走出来的艰难历程，而我的目光也一直追随着altera公司的发展脚步，它的每一次生产工艺的更新和每一代新产品的问世无不历历在目。作为fpga领域双雄之一，altera每推出一个创新性的方案都会多多少少影响人们对fpga产业的看法。fpga产业近几年来发展趋势迅猛，吸引了越来越多人的眼球。遗憾的是我却一直没有跟altera的ceo先生直接对话的机会。
设计人员和设计管理人员总是有很多有关面对挑战的热门话题。本文中，针对用来开发网络芯片的工具和方法学，设计人员讨论了哪些是可取的，哪些是不可取的。此外还论述了所面临的最大问题和解决办法。 设计人员面临的第一个重大决定是从asic技术还是fpga技术着手。network elements的2百万门多协议处理器，能提供10gb ethernet、sonet上的分组传输，（pos）、以及sonet功能。它采用asic技术，“即便是最高密度的fpga也实现不了我们需要的功能。而且fpga器件的成本也过高，不可能批量地应用。”公司的claude denton透露，network elements的asic将安装在未来的光网络模块化产品中。asic的功能可简化光路设计、自动控制光路的工作、实现模块化环境化接口。 amber networks的网络服务处理器具有630万个可用门，芯片尺寸为15 mm×15mm。这种asic可提供6.5mpps的传输速率，用作amber networks的聚合服务路由器中的网络处理器。 “我们采用asic是因为它能以最低的成本实现最高的集成
uit hardwaredescription language,诞生于1982年。1987年底，vhdl被ieee和美国国防部确认为标准硬件描述语言 。自ieee公布了vhdl的标准版本，ieee-1076（简称87版)之后，各eda公司相继推出了自己的vhdl设计环境，或宣布自己的设计工具可以和vhdl接口。 fpga（field－programmable gate array），即现场可编程门阵列，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（asic）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 本文采用vhdl作为工具描述了自动售货机控制模块的逻辑控制电路，并在fpga上实现。该自动售货机能够根据投入硬币额度，按预定的要求在投入硬币大于规定值时送出饮料并找零。 设计方案 本文所设计的简易自动售货机可销售矿泉水，假设每瓶1.5元。设两个投币孔，分别接收1元和5角两种硬币，两个输出口，分别输出购买的商品和找零。假设每次只能投入一枚1元或5角硬币，投入1元5角硬币后机器自动给出一瓶矿泉
器ltc3880/-1，可实现智能型高效率功率调节，该器件具有基于i2c的pmbus接口可用于数字电源系统管理。模拟开关稳压器性能和精准混合信号数据转换，可方便实现电源系统的设计和管理。 它可调节两个独立的输出，或配置为两相单输出。多达6相可以交错和并联，以在多个ic之间实现准确的均流，从而最大限度地为大电流或多输出应用降低输入和输出滤波要求。一个集成的放大器提供真正的远端差分输出电压采样，从而实现了高度准确的调节，而且不受电路板ir压降的影响。应用包括电信、数据通信、计算和存储市场上的大电流asic、fpga和处理器电源。 ltc3880/ltc3880-1是双输出多相dc/dc同步降压开关电源控制器,集成了基于i2c的pmbus兼容的串行接口,采用恒定频率电流模式架构.vin输出电压从4.5v到24v,输出电压vout从0.5v到5.5v,输出电压对温度的变化为±0.5%.器件集成了15位adc,主要用在大电流分布电源系统,通信,数据通信和存储器系统以及智能能效的电源系统. ltc3880/ltc3880-1应用: high current distributed power sy
max6646/max6647/max6649是精密的、2通道数字温度传感器。这些器件可准确地测量自身管芯的温度和远端pn结的温度，并可通过2线串行接口提供温度的数字输出。远端pn结通常为cpu、fpga、asic内的共集电极pnp的发射结。 2线串口按照标准的系统管理总线（smbus）写字节、读字节、发送字节、接收字节等命令读取温度数据，并对报警门限进行编程。为了增强系统的可靠性，max6646/max6647/max6649还包括smbus超时检测。故障排列可以防止在连续监测到1、2或3次（可编程）故障之前/alert和/overt置位。 max6646/max6647/max6649提供两个系统报警：/alert和/overt./alert在发生以下四种温度故障的任何一种时产生报警：本地高温、远端高温、本地低温、远端低温。/overt在温度超过两个/overt门限寄存器的任何一个设置值时产生报警。/overt输出可用于开启制冷风扇或触发系统关断。 来源:阴雨
点噪声容限的星座点有效相位。应当注意的是，宽带相位噪声和抖动也会降低evm.在带通滤波用于dac输出的应用中，主要的考虑事项就是近载波相位噪声。 图7：(a)干净时钟的16qam星座图。(b) 带高相位噪声的时钟对星座图的影响。 显然，时钟的频谱纯度是收发器时钟解决方案的一个关键方面，但人们还期望时钟系统能提供其他一些功能。 回到图1可看到，该收发器具有多个接收通道，每个都需要单独的adc.在某些情况下，也会使用多个dac通道。可能需要额外的时钟通道来为用于数字预失真、fpga或基带asic芯片的adc提供时钟。 dac和adc编码率通常各不相同。fpga和基带元器件也可能需要不同的频率。频谱干净的主时钟信号需要单独分配给每个通道，为该通道分频为所需的频率，然后转换成适当的输出信号格式。单一收发卡的输出信号通常混合了lvpecl、lvds和cmos格式。两个通道之间往往要求偏斜很紧密，以限制pcb布线的延迟变化。在某些情况下，在两个时钟之间设置延迟或相位偏移是必要的。在转换器采样时钟和用于将adc输出数据锁存到基带芯片的时钟之间可能需要这样做。 在这些系统中，通道与通道之间的耦
scale驱动器的半桥接线电路 scale驱动板系列是瑞士concept公司生产的,concept公司是专业生产igbt驱动电路的公司,主要为西门子/eupec高压大电流igbt模块配套.该scale驱动板采用asic设计,仅用15v电源驱动,开关频率可大于100khz,且具有高可靠和长寿命特性,可驱动1700v、1200a的igbt. scale的特点：实用范围宽；体积小巧、结构紧凑、应用灵活,具有直接和半桥模式可供选择；成本低,具有很高的性能/价格比；使用简便；该驱动板的电接口非常简单,可处理5～15v电平的标准逻辑信号.具有施密特触发器输入特性,且对输入信号没有特殊要求.故障传送使用集电极开路输出,可与常用的逻辑电平相兼容.因为驱动板具有所有智能化驱动功能,且驱动信号、状态传送及电源与功率部分完全隔离,所以使用非常简单.在大多数情况下,用智能化scale驱动板来驱动标准igbt模块,比使用智能化igbt模块(ipm)更加简便,也更加灵活。 来源:bill
90nm时代值得认真关注的结构化 asic90nm芯片的设计成本和生产令人吃惊，更不用提65nm了。用户在考虑设计自己的下一代芯片时，应该仔细观察结构化asic的优劣之处。 要 点 结构化 asic 市场尚未能产生巨额收入，但分析家称它是复杂、中等批量设计的最佳选择； 分析家表示，90 nm 硅工艺的成本以及 fpga 的硬性极限将使结构化 asic 市场在 2008 年超过 10 亿美元大关； 生产一片 90 nm asic 要花费 3000万至 5000万美元； 结构化 asic 的 nre 为 0 至 25 万美元，低至无工具成本，而周转周期为数天至数周，因而与传统 asic相比, 工程成本和整体成本较低； 就批量而言，fpga 是 2 万片以下的正确选择，结构化 asic 则是 10 万至 300万片的正确选择。而传统 asic 仍然是大于 300万片的不二之选。 继四年前 asic 厂商为了抗衡 fpga 厂商蚕食市场份额而推出第一款结构化 asic 器件后，结构化 asic 市场已经成为逻辑设计的一种普遍选择。 该图显示了4家著名市场咨询公司对2004年结构化asic市场的统
万次,优点是系统断电时编程信息也不丢失。ｃｐｌｄ又可分为在编程器上编程和在系统编程两类。ｆｐｇａ大部分是基于ｓｒａｍ编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入ｓｒａｍ中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。⑧ｃｐｌｄ保密性好,ｆｐｇａ保密性差。⑨一般情况下,ｃｐｌｄ的功耗要比ｆｐｇａ大,且集成度越高越明显。cpld和fpga面面观（转） cpld和fpga在工业界已被广泛的应用，这种成功主要是以牺牲门阵列、及标准单元电路asic为代价的。为了使触发器触发速率和快速路由的延迟得到近似于真实设计的结果，可编程逻辑的速度也得加快。尤其是，如果你可能会使用到可编程逻辑器件所提供的嵌入式存储器的时候，因为它的容量增多，因此，相应地按每门计算的成本也更加便宜。 可编程逻辑器件的这种发展趋势尤其受到人们的欢迎，特别是当你的用量太少，不足以让asic厂家或制造商感兴趣，或是在掩模和nre的成本随每一代处理工艺成指数上涨，而你的用量又很少，无法全部摊入成本时，可编程逻辑器件更是受欢迎了。asic一般都要求你详细开列出每个裸芯片功能
什么是fpga 2007年10月10日 星期三 16:38 一、fpga简介fpga是英文field programmable gate array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑pal(programmable array logic)、门阵列逻辑gal(gate array logic)、可编程逻辑器件pld(programmable logic device)等可编程器件的基础什么是fpga上进一步发展的产物。它是作为专用集成电路asic（application specific integrated circuit）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。fpga能完成任何数字器件的功能，上至高性能cpu,下至简单的74系列电路，都可以用fpga来实现。fpga如同一张白纸或是一堆积木，工程师可以通过传统的原理图什么是输入法，或是硬件描述语言自由设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在pcb完成以后，还可以利用fpga的在线修改能力，随时修改设计而不必改动硬件电路。使用
asic设计过程中集成锁相环的设计难点分析（转载）要在asic设计中加入锁相环(pll)，就要面对噪声和抖动等问题带来的挑战，本文从pll的结构和工作原理入手，分析嵌入集成锁相环过程中的设计难点及其解决方案。为了达到asic设计对时钟的要求,许多工程师都在他们的设计中加入了锁相环(pll)。pll有很多理想的特性，例如可以倍频、纠正时钟信号的占空比以及消除时钟在分布中产生的延迟等。这些特性使设计者们可以将价格便宜的低频晶振置于芯片外作为时钟源，然后通过在芯片中对该低频时钟源产生的信号进行倍频来得到任意更高频率的内部时钟信号。同时，通过加入pll，设计者还可以将建立-保持时间窗与芯片时钟源的边沿对齐，并以此来控制建立-保持时间窗和输入时钟源与输出信号之间的延迟。pll的结构和功能看起来十分简单，但实际上却非常复杂，因而即使是最好的电路设计者也很难十分顺利地完成pll的设计(图1)。现代asic的电源电压与其核心薄氧化器件的阀值电压相比余量有限，因而要在asic设计中加入pll变得越来越困难。通常，包含pll的asic器件不但要满足操作频率指标，还要保持电源电压的灵活性。但减小电源电压会使pll的
低成本fpga应用越走越广，供应厂商迈向幸福生活据gartner预测，今年全球的fpga/pld销量将增长14%达到37亿美元，并且2007年将加速增长到43亿美元，2010年全球fpga/pld的用量更是可达67亿美元，这其中低成本fpga开辟的新兴市场将是驱动fpga需求增长的主要动力，新兴市场包括消费电子、汽车和工业应用。未来，fpga不但会在消费电子市场代替低出货量的asic器件，而且还会代替一些汽车应用领域的mcu器件和通信、视频处理领域的dsp器件。在经历了前几年通信市场低迷带来的不景气后，fpga厂商将应用扩大到了众多的新兴领域，并且路越走越宽，该市场增长率大大高于整体半导体市场的增长率，这令为数不多的fpga厂商正迈向幸福的生活。 作为两家最大的fpga/pld厂商，赛灵思的spartan和altera的cyclone都在新兴市场取得了不错的成绩；而2005年排名第四的actel更是在低成本fpga市场大展拳脚，已显出进入前三甲的势头，并且希望借低成本fpga这一新兴市场从两位老大手中拿到更多的市场份额。 低成本fpga遍地开花 赛灵思亚太区spartan系列产品营销经理莫柱昌
联系人：
联系方式：
