。 图6给出了在fpga电路的时序仿真波形。其中tps为系统通过传输参数信令提供的码率信息。共有1/2、2/3、3/4、5/6、7/8等多种码率信息。电路工作时钟bitclk根据cofdm传输系统的要求为60mhz。vb_in为4-bit量化后的软判决信息,译码输出串行比特流,并标注有数据有效和是否同步的标志。vb_err用来监控误码,向电路发出提示信息,使电路始终工作在同步态。 本文的fpga实现是基于altera公司quartus和maxplusii电路仿真环境和该公司apextm ep20k600ebc652-1xes系列芯片来完成的。应用于高清晰度数字电视cofdm传输系统的接收机机顶盒的设计中,经过性能测试,达到了系统指标要求。同时,该设计也为hdtv机顶盒的asic设计奠定了良好的基础。 来源:零八我的爱