5000
BGA/2318+
FPGA现货增值服务商,优势现货
2700
BGA/2403+
FPGA芯片现货增值服务商 ,欢迎咨询
XC2V2000-4FFG896C
25000
FCBGA896/2021+
现货原装价格优势
XC2V2000-4BG575I
1156
575BBGA/22+/21+
赛灵思管控出货,不涂码
XC2V2000-4BG575C
2034
BGA/0413+
只做原装,专为终端工厂服务
XC2V2000-4BF957C
6800
BGA/2324+
全新原装,每一片都来自原厂
XC2V2000-4BG575I
15
BGA575/12+
现货库存快速报价/质量保证,量大可供
XC2V2000-4FGG676I
1155
BGA676/1609+
全新进口原包装原盒,一手货源
XC2V2000-4FG676I
23
-/-
-
XC2V2000-4FGG676C
6800
BGA/25+
只做原装现货
XC2V2000-4BF957C
4600
QFP/19+
最专业的XILINXALTERA分销商原装正品长期供货
XC2V2000-4BG575I
100000
BGA/-
现货库存,如实报货,价格优势,一站式配套服务
XC2V20004BF957I
8000
957FCBGA (40x40)/-
原厂渠道,现货配单
XC2V2000
3000
-/24+
原装现货,提供优质配单服务
XC2V2000
50000
-/26+
只做原装,专注提供BOM配单服务
XC2V2000
8600
-/25+23+
原装渠道优势商全新进口深圳现货原盒原包
XC2V2000
5000
-/22+
原装现货,配单能手
XC2V2000
1680
BGA/2024+
全新原厂原装
XC2V2000 4FG676C
3416
BGA/25+
原装认证有意请来电或QQ洽谈
XC2V2000 4FG676C
3000
BGA/N/A
原装正品热卖,价格优势
XC2V2000
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V2000PDF下载
XC2V2000
Virtex-II Platform FPGAs: Complete D...
XILINX [Xilinx, Inc]
XC2V2000PDF下载
XC2V2000
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V2000PDF下载
XC2V2000-4BF957C
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V2000-4BF957CPDF下载
XC2V2000-4BF957C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V2000-4BF957CPDF下载
XC2V2000-4BF957I
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V2000-4BF957IPDF下载
XC2V2000-4BF957I
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V2000-4BF957IPDF下载
XC2V2000-4BG575C
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V2000-4BG575CPDF下载
XC2V2000-4BG575C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V2000-4BG575CPDF下载
XC2V2000-4BG575I
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V2000-4BG575IPDF下载
而并非可综合的代码,比如说存储器模块,而fpga只能接受门级网表,这样的定制模块就只能用模型仿真,从而降低模拟速度。还有,asic设计中为了降低功耗经常使用门控时钟(gated clock),但是在fpga中却不允许,需要用synplicity certify工具将门控时钟转为相应的fpga设计。 第二类问题在于fpga的资源有限,主要体现在容量、时钟资源和i/o资源的有限上。业界有条规律,fpga的等效门除以八才是fpga上能实现的asic的门数,比如说一个200万门的virtex ii xc2v2000只能装下大约25万门的asic设计。这条规律是设计师应该心中有数的,笔者在设计fpga原型的初期就由于在这个问题上面的忽视而导致了后期容量不够更改设计的问题。图2给出了业界估计的asic和fpga工艺所能实现的等效门数,我们可以看出,未来设计者将不得不面对asic和fpga之间的容量鸿沟。由于fpga的资源不够,而目前soc的规模又很大,要实现原型我们必须把系统划分到多片fpga中去,这就带来了布线困难以及fpga i/o紧张的问题,因为soc的系统总线一旦暴露出来,就会使用fpga数以千计的i
任务实时嵌入式操作系统。 3 功能验证 在集成电路的设计过程中,需要进行大量的验证工作,soc功能验证采用专门的开发软件把设计模型转换成相应的配置文件,下载到硬件平台的fpga或cpld芯片中,在实际的应用系统中来验证soc功能的正确性。 在对本soc进行硬件平台验证过程中,采用的fpga综合工具是synplicity公司的synplify pro 7.7,fpga布线工具选用的是xilinx公司的ise 5.0,硬件平台的核心fpga芯片选用的是xilinx公司的virtex ii系列的xc2v2000。 3.1 验证平台的设计 本soc芯片内部采用amba总线,内嵌32 b整数处理单元,优化的32/64 b浮点数处理单元,并且内嵌了大量的外设,主要包括:80位gpio口、4路uart控制器、5个24 b定时器、看门狗、.ps/2控制器、i2c总线控制器、spi总线控制器、1个三磁道磁卡控制器,3个智能卡控制器等。为了完整地测试本soc的所有功能,硬件测试平台如图3所示,包含下列基本组成部分: fpga芯片;配置prom;程序bprom;sram;串口转换芯片;i2c总线设备;spi总线