带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
2170
BGA/2101+
全新原装现货库存 询价请加 有其他型号也可咨询
5620
BGA/23+
国企优质供应商 军*工*认证 公司现货
2700
BGA/2208+
主营XILINX主控芯片全系列 ，欢迎咨询
23
BGA728/23+
原装现货，高端渠道
75
BGA728/23+
渠道商，有货，原厂原装，带COC
23
BGA728/23+
原装现货，高端渠道
75
BGA1152/23+
渠道商，有货，原厂原装，带COC
1560
21+/BGA
主营XILINX--ALTERA军工院所合格供应方
7830
BGA957/2248
XILINX专营价优
XC2V3000-4FG676I
2865
BGA/1608+
特价特价全新原装现货
XC2V3000-4FF1152I
2600
BGA/23+
中国区代理全新原装进口
XC2V3000-4BFG957I
4252
-/23+
XILINX原厂窗口，华南区一级现货分销商/军用指定合
XC2V3000-6BF957C
50000
BGA/21+
价格优势长期供应只做原装支持开票
XC2V3000-4BG728
500000
BGA/2020+
全新原装全市场价
XC2V3000-4FG676C
2138
FBGA676/21+
专营品牌质量保一年
XC2V3000-5BG728C
8551
BGA/23+
原装现货
XC2V3000-6FGG676C
26505
BGA/23+
全新库存，100原装现货供应
XC2V3000-4BG728I
13
BGA/14+11+
原装现货 支持实单
XC2V3000-4BG728I
3
-/08+
深圳现货 实单可谈
XC2V3000
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V3000PDF下载
XC2V3000
Virtex-II Platform FPGAs: Complete D...
XILINX [Xilinx, Inc]
XC2V3000PDF下载
XC2V3000
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V3000PDF下载
XC2V3000-4BF957C
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V3000-4BF957CPDF下载
XC2V3000-4BF957C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V3000-4BF957CPDF下载
XC2V3000-4BF957I
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V3000-4BF957IPDF下载
XC2V3000-4BF957I
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V3000-4BF957IPDF下载
XC2V3000-4BG728C
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V3000-4BG728CPDF下载
XC2V3000-4BG728C
Virtex-II 1.5V Field-Programmable Ga...
XILINX [Xilinx, Inc]
XC2V3000-4BG728CPDF下载
XC2V3000-4BG728I
Virtex-II 1.5V Field-Programmable Ga...
XILINX
XC2V3000-4BG728IPDF下载
机的通信，负责整个系统的控制和管理。图1 硬件平台结构框图 物理层部分的设计主要分为四个单元：·基带处理单元，主要用于完成基带信号的处理操作，如rake接收、均衡、数/模、模/数转换等。·中频处理单元，主要用于完成信号的调制解调处理。·混频处理单元，主要用于完成射频中频的变频处理。·射频处理单元，主要完成射频信号的功率放大功能。mac层的主要模块单元（外部存储器单元除外）用verilog硬件描述语言设计并用xilinx的fpga vertex ii xc2v3000编程实现。物理层部分则主要用intersil公司的prism芯片组及少量外围电路设计实现。2 sdl及软件开发平台sdl是一种层次化的描述语言，采用结构化和自顶向下的设计原则，把系统规范分为系统、块、子块、进程、服务和过程几个层次进行描述。系统、块和子块是静态描述，用于描述系统的结构；进程、服务和过程是动态描述，用于描述系统的行为。sdl的理论模型是通信扩展有限状态机，每个进程都是一个通信扩展有限状态机。sdl与常用的高级语音有很好的接口，如可以从sdl描述的系统规范直接导出c、chill甚至v
70khz的qpsk调制信号的解调。由于中频调制信号是高载波的带通信号，带宽为10mhz，所以接收时采用欠采样技术，根据带通抽样定理，该adc的采样频率选为40mhz。 接收到的中频调制信号经带通滤波后送入max12557，max12557在外部fpga（现场可编程门阵列）控制下对信号进行采样，在电路内部由通道a将采样后的数字信号送入fpga中进行数字解调并提取有用的调制信息。选用xilinx公司生产的virtex ⅱ系列xc2v3000型fpga。中频接收机采用全数字解调方式，采样信号在fpga内部移相后生成1、q2路正交信号分别进行数字解调。数字解调中i、q2路数字混频器和滤波器的特性完全一致，可以避免模拟调制时由于模拟器件特性的一致性和稳定性不理想而导致的i、q通道间幅度不平衡及相位正交误差较大的现象。 图5示出max12557的外围电路，中频接受信号经过max4108型运算放大器将信号放大后送入adc。制作电路板时需要注意以下几点： （1）应用电路最
模拟器（以下简称模拟器）采用了如图1所示的系统实现方案。 该模拟器通过单片机（avr8515）与上位机进行异步串行通信，单片机完成通信协议的解包、打包等过程，接收上位机中用户设定的目标和干扰参数，发送模拟器的实时模拟状态信息给上位机。系统以dsp（adsp-21060）作为脉冲参数的实时计算单元，单片机与dsp问通过双口ram进行信息交换。dsp得到两个目标的模拟参数后，根据参数变化的时间节拍，计算一个相参帧两目标的各脉冲的初相、载频、脉冲延时等参数，并写给双口ram。系统以fpga（xc2v3000）作为信号处理与控制单元，fpga读取后，在产品提供的处理帧同步信号和同步调制脉冲控制下，结合产品串口传过来的波形类型的信息（如：脉内单频还是线性调频），形成两个目标的延时脉冲，并控制两个目标各自的dds（ad9858）信号产生单元，产生出两个目标信号。带限的高斯白噪声的数字正交基带也由fpga产生，并同步ad9957的数字正交上变频功能将基带调制到所需的中心频上。目标1、目标2和噪声信号的合成由模拟电路实现，并实现一定的功率控制，最后输出所需的中频雷达回波信号。模拟器系统各单元时钟的相参性至关
子fft处理器变换的长度由流水线中数据输入模块和输出模块控制。在输出计算结果时，可根据l来选择，把 fft处理器第l级基本运算单元的输出作为最终运算结果。根据与输入数据地址产生的同样方法，生成运算结果的存储器地址，从而达到实现点数可变fft处理器的目的。 三、设计结果与应用从目前的技术情况来看，现有fpga器件发展迅猛，内部丰富的乘法器、存储器和查找表（lut）尤其适合作数字信号处理。根据本文的方法，作者设计了n=210+m（m=1, 2,...,10）点fft处理器。采用两片xilinx公司的xc2v3000分别完成固定1 024点基-4 fft处理器和可变点数（2m点）fft处理器。数据采用了块浮点表示方法，扩大了数的表示范围，提高了运算精度。设计采用了自顶向下设计方法，源代码使用vhdl书写。开发环境为xilinx公司的ise 6.1。在综合实现的过程中，对关键路径的延时加以合适的约束，此处理器可工作在66 mhz，连续运算时，完成256k点复数点fft仅需4.090 ms。此fft处理器已用于某ew接收机数字信号处理模块中，其功能框图如图6所示。信号处理模块的工作过程为：接收到高速a/d采集的
的中断号。功能控制寄存器完成卡的进一步控制功能（图4）。 有线网等效加密引擎的设计：该模块由crc模块、加密模块、数据缓存模块、dma控制器和相关控制逻辑构成。加密模块使用的是rc4加密算法。 6 设计验证和实现 本设计使用verilog hdl进行描述，已经完成 系统验证工作。并在xilinx xc2v3000 fpga上完成原型实测，实际系统基本上达到了设计需求。 7 结论 mac控制器有多种实现方式，包括（1）不采用amba架构完成与arm核的接口方案，（2）不使用32位处理器，而是使用微码编程，这种结构更加专门化，设计复杂度更高。 基于arm7tdmi和amba的无线局域网mac层控制器片上系统，结构清晰，接口为标准接口，扩展性强，符合设计重用的要求。
断的朋友可以去http://www.gaisler.com/看看。这个网站上有一颗名叫leon的cpu，sparc v8架构，硬件乘除法和mac单元，有fpu接口，分离的指令/数据缓存，ahba2内总线，8/16/32位prom/ram接口，32位pc133sdram控制器，少量片上外设（uart等），片上调试接口，支持powerdown省电模式。如果采用atmel 0.18um标准单元实现，总面积为35k门+ram的面积，工作频率可达165mhz（pre-layout）如果综合到xilinx xc2v3000-6，需占用5000lut+block ram，工作频率可达80mhz。如果综合到altera 20k200c-7，需占用5700lcell+eab ram，工作频率可达49mhz。如果综合到actel ax1000-3，需占用7600cess+ram，工作频率可达48mhz。开发工具移植好gnu cc系列，rtems/ecos实时内核已经实现，一个特别版本的linux实时内核已经支持该芯片，基于kvm的java支持已经实现。最狠的一点：该cpu的全部vhdl源码在gnu lgpl协议的控制下开
联系人：
联系方式：
