HFAN-04.5.5评估电源噪声抑制比对PLL时钟合成器的影响
出处：computer00 发布于：2009-06-23 14:32:44
摘要：本应用笔记介绍了电源噪声对基于PLL的时钟发生器的干扰，并讨论了几种用于评估DJ (确定性抖动)的技术方案。推导出的关系式提供了利用频域杂散分量测量评估时钟抖动性能的方法。利用实验室测量结果对不同的测量技术进行比较，并阐述了如何可靠地评估参考时钟发生器的PSNR (电源噪声抑制)性能。
你所查询的应用笔记提供Acrobat PDF格式：
的影响 (PDF, 1.1MB)
你所查询的应用笔记提供Acrobat PDF格式：
的影响 (PDF, 1.1MB)
关键词：电源
上一篇：四倍升压电荷泵的工作原理
下一篇：利用空闲运放产生稳定的负电源
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
相关技术资料
- 串联电路与并联电路的区分2024/4/25 17:15:00
- 查找隔离栅极驱动器的峰值电流2024/4/25 17:07:48
- 使用 GaN IC 离线电源的大容量电容器优化2024/4/24 17:30:57
- 并联电压电池2024/4/23 17:45:00
- 运算放大器压摆率和上升时间解释2024/4/22 16:16:53
技术分类
广告
热门技术资料
最新技术资料
- 英特尔数据存储如何操作和实现
- 什么是微动开关_微动开关有什么用_微动开关使用方法
- VCC,VDD,VEE,VSS在电源原理图中有什么区别？
- 低压配电系统设计规范_低压配电系统设计注意事项
- xEV 主逆变器电源模块中第四代 SiC MOSFET 的短路测试
- 光耦详细应用教程
- 定义绝缘耐久性评估的电压脉冲测试要求
- 采用沟槽MOS结构，使存在权衡关系的VF和IR相比以往产品得到显著改善 ROHM推出实现业界超快trr的100V耐压SBD“YQ系列”
- NOVOSENSE - 纳芯微推出车规级温湿度传感器NSHT30-Q1，助力汽车智能化发展
- Keysight - EV 电池设计创新：扩大续航里程、延长电池寿命
