FPGA的两种处理器中断模式
出处:维库电子市场网 发布于:2023-06-20 14:48:25
所有的入门的屌丝都是知道处理器中断模式是两种是边沿触发和电平触发。
边沿触发用的很少,一般还是以下降沿触发为主。当设备完成一个数据后,会输出一个下降沿,触发处理器。而电平触发,是输出一个电平,并且会保持这个电平, 至到系统处理或者清除该中断后才会输出另外的电平。
在fpga经常会遇到AXI总线或者AVALON总线,总线接口经常是电平触发。如果fpga一端是主控一端。需要设计中断触发状态机以及清除中断操作。
always@(clk)
begin
if(rst)
...
else if(irq)
state <= irq_state;
else case (state)
....
end
上述代码,目测是没有问题,但是问题就是irq是电平触发,代码会一直在if(irq)中,不会进入case语句,这个会导致irq一直没办法清除,一直代码死在if(irq)中。
解决上述办法,一个是得到irq边沿触发,如果高电平有效,就是上升沿。如果是低电平,就是下降沿。
所以代码就是
if(rst)
else if(irq_rising)
...
else case(state)
这个状态也会导致一个问题,就是如果进入正常的状态,转移到这个状态,会导致数据全部变乱。当然,用轮询状态机会好点。也就是说在状态机中使用轮询irq是否高电平。
case(state)
idle :
normal_irq_sw:
begin
if(normal_req)
。。。
else if(irq)
state <=irq——state
end
上一篇:新手要如何熟练焊接电子电路板
下一篇:一文轻松让你秒懂DDR硬件设计
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 线性电源调节到开关电源2024/9/18 16:48:47
- 电源开关符号有哪些2024/9/14 14:46:00
- 基于半导体的电源模块与分立元件2024/9/10 16:28:28
- 什么是电源?电源是如何进行分类的?2024/9/9 17:44:33
- 设计开关电源板布局2024/9/6 16:14:47