摘要：对等离子体增强化学汽相淀积(PECVD)法制成纳米级SiO_xN_y，薄膜组成的MIS结构样品，通过美国HP系列设备测试I-V特性、准静态及高频C-V特性。分析了薄膜I/V特性、击穿机理与各项电学性能：探讨了膜的击穿电场等电学参数以及击穿电场随反应室气压、混合气体比例、衬底温度的变化关系；给出了击穿等电性优良的PECVD形成SiO_xN_y薄介质膜的优化工艺条件。

关键词：等离子体增强化学汽相淀积；薄介质膜；I/V特性；击穿机理；电学性能

中图分类号：TN304．054：TN304．055 文献标识码：A文章编号：1003-353X(2004)06-0071-05

1 引言

PECVD法是一种兼备物理汽相淀积和化学汽相淀积特性的近代先进制膜方法，它利用电能将能量耦合到反应气体中去，使气体处于包含大量正、负离子的等离子态，从而使得许多高温下进行的反应在较低温度下实现。用该法制备纳米级SiO_xN_y薄介质膜，可使衬底处于较低温度下(＜400℃)完成，适应了当前VLSI技术向低温工艺方向发展的趋势，引起了国内外学术界高度重视^[1,2]。

近年来，PECVD法低温形成薄栅介质膜深受关注，获取高质量薄栅介质膜及其物理电学特性研究已有报道^[3,4]，文献[5]对该法形成的SiO_xN_y薄膜与热氧化薄介质膜的特性进行了比较。而寻求击穿性能良好的介质膜同样一直是国内外科技界重视的课题^[6,7]。本文通过较系统的实验，围绕PECVD法低温形成纳米级SiO_xN_y，薄介质膜击穿等电学特性开展研究。

2 实验

该法形成薄膜实验中使用的是SiH₄，N₂O及NH₃组成的混合气体系统，总的反应过程表达式

随着反应室气压、混合气体比例及衬底温度的变化，SiO_xN_y薄膜中氮、氧含量变化，薄膜的质量与表面状况得到调节，从而调制着薄膜的击穿等多方面电特性。

2．1 样品制备

选用<100>晶向、五位错、长寿命的硅抛光晶片(p型电阻率2-8Ω·cm；n型电阻率7-12Ω·cm)，硅晶片接受标准工艺清洗，加上浓HNO₃煮、HF溶液(1：40)腐蚀，以期获得良好的薄膜电学特性^[7，8]。清洗后硅晶片置于英国DP-80型平板式PECVD反应系统(13．56MHz，5W)低温淀积形成纳米级SiO_xN_y薄膜。反应室系统导入比例可调的SiH₄、NH₃、N₂O混合气体，适当选择反应气压与低的衬底温度，淀积时间选为几分钟，以保证形成膜厚在30nm左右。制成的膜经干氧退火致密、电子束蒸铝、铝反刻，形成栅面积为0．04-0．64mm²的MIS结构样品，在N₂气保护下退火合金化(450℃，30min)。

2．2 测试分析

对这种SiO_xN_y薄膜组成的MIS结构样品，采用美国HP4155A参数分析仪测试I/V特性，分析薄膜击穿机理；通过美国HP4140B及HP4280A测试仪进行准静态C-V及高频C-V特性测试，求得膜的界面态密度、固定电荷密度等电学参数；借助日本AES-430S型分析仪器及美国Nicoletl-70SX型红外光谱仪分析膜的微观组分分布；使用椭偏谱仪测量膜的折射率与厚度；应用扫描电镜分析膜的表面形貌；借助计算机进行数据处理并绘制实验结果曲线。

3 结果与讨论

对于由SiH₄，和NH₃(比例为10sccm：100sccm)混合气体反应物(N₂O／(N₂O+NH₃)=0)，采用PECVD工艺制成的SiO_xN_y薄介质膜，从测得的AES谱图曲线及红外吸收光谱图^[9]联合分析判断，形成的是富氮贫氧型薄膜，膜中组分均匀分布，氮原子约占55％，硅原子约占35％，氧原子占10%。椭圆光谱仪测试指出，研制成膜的厚度在30nm右，说明研究的对象是纳米级膜。

对大量实验中带代表性薄膜样品的结果进行分析，仅改变反应室气压，其他皆按常规标准工艺形成薄膜样品(以p-Si衬底为例)，其中，7号样品气压33．25Pa；11号样品气压39．90Pa；2号样品气压46.55Pa；9号样品气压53．20Pa；10号样品气压59.85Pa。相应的准静态C-V、高频C-V特性测试，得到膜的电学参数列在表1。

分析发现，薄膜样品I-V击穿特性并不是随反应室气压增加而单调变化，相对来说，2号样品的I-V特性，开始时随电压增大电流几乎为零并保持不变，当电压增大到200V左右时，电流突变急剧上升，曲线上升陡直，击穿“硬”，击穿电场E_b高(约6．7×10⁷V·cm^-1)。结合表1结果分析看出，该薄膜样品各项电学参数都比较好，同时其抗热电子注入等物理电学性能也较好^[10]。11号样品及9号样品的I-V特性都相当好，击穿电流上升陡直，曲线较“硬”，E_b高(约6．6×10⁷V·cm^-1)。但从表1看到，11号及9号样品的Ditm,ΔVFB与Nf都不如2号的好。7号样品及10号样品的I-V击穿曲线也较好，E_b较高(约6．5×10⁷V·cm^-1)。而从表1看出，这两批薄膜样品各项电学参数与2号比相差较远，7号和10号样品击穿曲线有些轻微波动，可能是电流急增时探针与样品触点抖动而造成，这不反映击穿本身特性。

观察E_b等各电学参数随反应室气压变化的实验结果发现，反应室气压在46．55Pa附近薄膜的E_b高，其各项电学参数也较好。分析认为，反应室气压过高(高过46．55Pa)，室中气体浓度高，等离子体激发的高能电子与气体分子碰撞的几率大，使反应室中处于激活态的硅、氮、氧原子多，这些原子在室中生成SiO_xN_y分子，并可能形成SiO_xN_y分子团，这些分子和分子团落到衬底表面被吸附，使得表面不完整状态增多，界面态Dit增加。与Dit有一定相关性的Nf^[11]增加，故ΔVFB较大，膜质量下降，故容易击穿。反之，反应室气压过低(低于46．55Pa)，膜的生长速率很慢，淀积在薄膜表面的SiO_xN_y分子容易被解析难以聚集成膜。同时解吸后的SiO_xN_y分子在反应室中形成分子团，又会堆积到表面，使表面处不完整状态(缺陷)增多，膜的质量变差，E_b下降，其他各电学参数变差。

对有代表性的I-V击穿特性(11号样品、2号样品和9号样品)进行讨论，p-Si MIS栅极正偏或n-Si MIS结构栅极负偏都一样。分析认为(仍以p-Si为例)，刚开始加正偏压时，电流几乎为零且不随外偏压而变，这因为绝缘层性能好，层中几乎没有自由电子，只有半导体中少数高能电子穿过界面进入绝缘层形成漏电流，而绝缘层中的可动离子、固定电荷以及电荷陷阱对电子的俘获作用，屏蔽了外加电场，所以在一定的外偏压范围，电流几乎不随外偏压增加而增大。随着正偏压不断增加，半导体中一些高能电子通过隧道效应进入绝缘层，由于电场相当强，这些电子与晶格碰撞电离出电子-空穴对，通过雪崩碰撞电离电流此时猛增。另一方面此时正偏压增大至p衬底少子反型，界面处半导体侧边积累大量电子，其能量随电场增强而增大，这些电子越过势垒进入绝缘层，在强电场下形成强大电流，产生大量热量来不及散发，电与热两因素交叠出现损毁性热电击穿。

给出混合气体比例与击穿电场E_b的关系。图中看出，当气体比例很小时，膜层中氧含量很少，基本上是单一的Si₃N₄结构(属富氮贫氧SiO_xN_y膜)，固定电荷密度较小，它在薄膜中建立的电场较小，所以E_b要达到较大值时，膜才击穿；当比例升高(氧含量上升)时，氧破坏了许多Si—N键，从而使过剩硅离子增多，固定电荷增加，膜中建立的场强较大，月、只须达到较小值时，膜就可能击穿，故E_b下降；当比例增加到一定程度后，由于氧比较多，容易与过剩硅结合，膜层接近于SiO₂的结构(属富氧贫氮SiO_xN_y膜)，固定电荷就下降，此时E_b上升。研究还发现^[9],N₂O／(N₂O+NH₃)由零增大时，膜中氮含量下降，氧含量上升，膜的其他各项电学性能都变差。综合分析看到，N₂O／(N₂O+NH₃)=0时，膜的击穿等电学性能比较好。

给出衬底温度对召、影响的实验结果。从中见到，在低温范围内(＜400℃)，随着衬底温度上升，召、不断提高。这是由于其他工艺条件都相同的情况下，较高衬底温度可使等离子体中的高能电子更容易激发反应气体，使其产生活泼的硅、氮、氧原子，这些原子在吸附于衬底表面后，容易向稳定位置扩散，从而使成膜的缺陷与过剩硅离子减少。另外，提高衬底温度还有助于衬底表面附近的硅原子更容易与氮、氧原子发生化学反应，促使表面处的完整反应，界面态陷阱减少，薄膜质量提高，E_b数值上升。

测试结果计算得到，n-Si衬底MIS结构负栅压时E_b=4．3×10⁷-1．2×10⁸V·cm^-1为正栅压时E_b的10倍；p-Si衬底MIS结构正栅压时E_b=3．6×10⁷-9．5×10⁷V·cm^-1为负栅压的2-3倍。可以看出，E_b与栅偏压极性有关(本结果与文献^[6，12]吻合)。分析指出，因为加正、负栅压时，衬底表面层状态不一样，故其相应的E_b有偏差。以n型为例，当栅极加正偏压时，在Si-SiO_xN_y界面处的衬底表面层形成多子堆积，使得正偏较小时就有大量电子通过隧道效应注入到绝缘层，容易产生雪崩击穿，故月、值就较小；而当栅极加较小负偏压时，则在Si衬底表面层形成多子耗尽，负偏增加，耗尽层宽度增宽，负偏再增大时，衬底表面层转变为少子反型状态，随着负偏压的继续增大，MIS结构才被击穿，所以E_b值相当大。

通常热氧化(干氧)制成的SiO2膜E_b=7．0×10⁶V·cm^-1[13]。本研究获得的召。与其对比看出，PECVD低温形成的膜结合退火致密处理，在适宜电极偏置下，其耐压性能可达到甚至超过热氧化制成的SiO₂膜，显见PECVD低温形成纳米级薄介质膜有其广泛应用前景。

综合实验结果得出，采用DP-80型平板式反应系统和PECVD法低温形成击穿的电学特性优良。纳米级SiO_xN_y薄介质膜的优化工艺条件：淀积成膜频率13．56MHz，功率5W(密度≈0．01lW·cm^-2)，反应室气压46．55Pa，衬底温度350℃，在反应气体(SiH₄：NH₃：N₂O=10SCCM：100SCCM：0SCCM)中淀积6min，干氧退火致密850℃，5min，制成的MIS样品在N₂保护下退火合金化450℃，30min。测试分析了该优化工艺制成的膜：I-V特性曲线“硬”击穿性能好；p-Si衬底MIS结构正栅压时E_b=6．6×10⁷V·cm^-l；n-Si衬底MIS结构负栅压时，E_b=8．1×10⁷V·cm^-1。其他电学参数也比较好Ditm=1．53×1011eV-1·cm^-2，VFB=-1．32V，Nf=6．31×10¹¹cm^-2，膜厚30nm左右，属富氮贫氧型膜。

4 结论

(1)反应室气压的变化对形成PECVD膜的击穿等电学特性有较大的影响。反应室气压选为46．55Pa，其他按标准工艺制成膜的击穿特性较优越，E_b高，I-V特性曲线“硬”，其他电学性能也较好。

(2)选择合适的SiH₄和NH₃混合气体反应物(N₂O／(N₂O+NH₃)=0)，在低温成膜范围内当提高衬底温度(在适宜的低反应室气压条件下)，可获得击穿等电学特性良好的纳米级SiO_xN_y薄介质膜。

(3)p-Si衬底MIS结构正栅压或n-Si衬底MIS结构负栅压，I-V击穿特性“硬”“直”。起始时随栅压增加，电流为零几乎不变，后来随栅压断增加后，电流出现突然陡直上升至击穿。

(4)p-Si衬底MIS结构正栅压E_b=6．6×107V·cm^-l(为负栅压的2．5倍)，n-Si衬底MIS结构栅压时E_b=8．1×10⁷V·cm^-1(为正栅压的10倍)E_b与栅压极性有关。PECVD低温法形成的膜在适宜栅偏置下，其E_b达到甚至超过热氧化制成的膜。

(5)给出了PECVD法低温形成纳米级SiO_xN_y薄膜优化工艺条件。该优化工艺成膜的击穿等电特性己达到甚至超过热生长SiO₂膜的水平，该法温形成薄介质膜有广泛应用前景。