射频工程师通常使用矢量网络分析仪（VNA）测量射频元器件的S参数，以便对其特性进行表征并进行后续设计。他们在测量过程中遇到的一个问题是，这些元器件往往是表贴封装的，不能直接与VNA连接。工程师通常会制作简单的PCB测试夹具来对被测件（DUT）进行表面贴装，建立被测件与VNA的连接。但是，这样的测试夹具本身会给S参数测量带来寄生效应，必须通过一个称为去嵌入的过程来去除这种效应。

　　本文描述了一个实用的去嵌入过程，它不需建立连接DUT输入和输出馈线的等效电路模型，也不要求输入馈线和输出馈线对称。只需要有一个能够完成S参数和S-Y-Z矩阵转换的简易线性仿真器即可。本例使用了Agilent EEsof EDA开发的Genesys虚拟网络分析仪软件，并给出了使用该软件过程的截屏。

　　去嵌入的步骤

　　去嵌入可以分为以下五个步骤

　　①制作三个PCB夹具，分别为开路、短路和连接DUT三种配置。

　　②使用网络分析仪测量开路、短路和连接DUT三种配置的S参数。

　　③通过减去使用短路夹具测试得到的Z参数，从而在嵌入DUT和开路夹具中去除串联寄生效应。

　　④通过减去上一步操作得到的开路夹具的Y参数，从而去除嵌入DUT的并联寄生效应。

　　⑤把第四步的Y因数转换为S参数，获得实际的DUT特征值。

　　Genesys虚拟网络分析仪软件可以非常方便地自动执行上述步骤。下面将详细描述这些步骤。此处使用较粗的低阻抗传输线作为DUT，以描述去嵌入前后的结果。

　　步：制作三个PCB夹具，分别为开路、短路和连接DUT的配置

　　制作三个PCB夹具，开始进行去嵌入。图2为连接DUT的PCB。

　　开路夹具是未安装DUT且只有传输线与输入端和输出端相连的PCB。此夹具具有串联和并联的寄生效应。

　　短路夹具是在开路夹具的基础上，通过钻出一排接地过孔，将连接DUT输入和输出参考面的传输线两端短路而制成的。接地过孔造成的短路将会去除并联寄生效应，只剩下串联寄生效应。

　　第二步：测量开路、短路和连接DUT的夹具的S参数

　　使用经过适当校准后的VNA测量3个夹具的S参数，并将结果保存为“Open_Data”、“Short_Data”和“DUT_data”。通过在史密斯圆图上显示它们的S参数，来验证短路和开路测量的质量。

　　S参数位于史密斯圆图右侧的开路区域。此图显示了开路夹具中的并联电容寄生效应。

　　欲知详情，请登录维库电子市场网（www.dzsc.com）