PACE时序分析功能
出处:liudewei 发布于:2008-09-11 16:40:19
(1)在进行飞线传输延迟分析时,首先必须选择【IOBS】→【 Show Fight Times】命令启动分析功能,如图1所示。
图1 启动飞线传输延迟分析功能
(2)选择【Tools】→【 Display Overlay…】命令,PACE可通过不同的颜色来区分器件内的裸片与封装引脚之间的飞线传输延迟,如图2所示。
图2 裸片焊盘与封装引脚之间的传输延迟分类
(3)在【Architecture View】窗口中对不同传输延迟的输入/输出引脚采用不同的颜色,如图3所示。设计者可以重新组合关键的信号输出,以提高设计的性能。
(4)打开【Architecture View)窗口,选择【IOBS】→【Show Clock Regions】命令。PACE工具将用不同的颜色显示逻辑器件内部不同时钟分区,如图4所示。该功能能够为设计者在规划逻辑设计区域时提供一定的帮助。
(5)选择【Tools】—【Display Overlay】命令,打开【Clock Regions】窗口。PACE能够显示不同的时钟输入所分配的区域,如图5所示。
图3 传输延迟
图4 逻辑器件内部不同时钟分区
图5 不同的时钟输人分配的区域表
(6)对于一些多时钟的设计,在将所有(或一部分)模块放人划定的区域后可以通过选择【Tools】→【Clock Analysis 】命令进行Hl钟分析,如图2-81所示,从图中可以看出,【Clocksper Region】窗口显示每个区域内的时钟数量,在其中可以设置每个区域允许的多时钟个数.如果实际的时钟个数超过了该设定值,分析工具将会告警。在【Regions per Cloc k】窗口中,若显示时钟信号到达该区域设定值,则用星号“*”注明。
图6时钟区域分析
上一篇:PACE的SO分析口DRC功能
下一篇:Xilinx提供的工具的总结
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 使用 PLECSPIL 开发嵌入式控件2024/9/9 17:08:41
- 什么是嵌入式系统?嵌入式系统的优缺点及应用2024/9/5 17:49:34
- KEIL编程小技巧2024/8/13 17:34:35
- 什么是MCU?一文快速了解MCU基础知识2024/7/15 17:39:55
- 嵌入式系统的新标准2024/6/26 17:20:38