基于数字频率合成DDS的正弦信号发生器设计

出处：kingger 发布于：2009-08-31 15:55:59

　　1 引言

　　直接数字频率合成DDS(Direct Digital Syndaesis)是实现数字化的一项关键技术，广泛应用于电信与电子仪器领域DDS通常是在CPLD或FPGA内设置逻辑电路实现的，但由于DDS输出受到D／A转换器的速率及D／A转换后I／V转换中运放的带宽增益和响应时间的限制，CPLD和FPGA内部实现方案在高频段信号幅值已不稳定。因此，这里介绍一种基于DDS器件AD9851的信号发生器设计方案。

　　2 AD9851简介

　　AD9851是ADI公司采用先进CMOS技术生产的具有高集成度的直接数字频率合成器。该器件频带宽、频率与相位均可控，内部频率累加器和相位累加器相互独立，32位调频字使得其在180 MHz的系统时钟下输出频率可达0．04 Hz的高分辨率。

　　设相位累加器的位数为N，相位控制字的值为FK，频率控制字的位数为M，频率控制字的值为FM，内部工作时钟为FC，终合成信号的频率F相位和θ分别为：

　　F=FMFC/2N，θ=2πFN/2M

　　AD9851的工作时钟为180 MHz，实际电路中，外部晶体振荡器的频率为25 MHz，由经内部集成的6倍频器和高速比较器得到150 MHz的时钟信号，这样可减小高频辐射，提高系统的电磁兼容能力。AD9851内部集成高速DDS和10 bit高速A／D转换器，故无需D／A转换和I／V，转换等容易影响DDS输出的单元。

　　3 系统总体设计方案

　　图1为系统设计框图。为了产生调制信号，需要在FPGA内部实现低频段的DDS模块以产生正弦波(模拟调制AM和FM)和二进制基带码(数字调制ASK／FSK／PSK)。由于AD9851输出的正弦信号存在谐波，因此需加一个无源滤波器滤波。由于无源滤波的衰减特性，为使信号源的终输出信号幅值稳定，系统需加AGC电路。PGA程控放大器采用DAC7611作为基准控制输出信号的幅度。AM电路采用模拟乘法器AD835构成，ASK调制较简单，直接用DDS产生的二进制基带序列控制模拟开关，从而控制AD9851信号的输出。由多路选择器和OPA690功放电路控制输出。

　　4 系统硬件电路设计

　　4．1 AD9851电路模块和控制逻辑

　　由于AD9851工作频率较高，容易引入较大噪声，因此需要注意电源与地线的连接，以减小噪声。为避免高频干扰，用PCB制板实现AD9851及其外围。其电路如图2所示。

　　频率控制字和相位控制字写入时序有并行和串行两种方式，这可用PFGA内部状态机实现。该系统设置的FM调制分为两级频偏：5 kHz和10 kHz，而PSK调制信号由改变相位控制字实现。控制字及理论值计算如下：低频段DDS波表输出数据为14位(214=16 384)。PSK控制字在DDS波表输出值大于16 384／2=8 192时，改变相位180°。由于AD9851相位控制字为高5位，故若改变180°则改变相位控制字8’h90。AD9851的输出150 MHz对应频率控制字32’hFFFFFFFF(十六进制)，故1 Hz对应28．633 1(十进制)。其调制方式选择和参数设置部分的代码如下：

　　4．2 无源滤波器

　　滤波器一般分为有源和无源滤波器。有源滤波器由于受运放带宽的限制，难以满足系统频带内滤波要求，故采用无源滤波器中的椭圆函数滤波器。用归一化图表设计椭圆低通滤波器，如图3所示。由于无源滤波电路对阻抗匹配要求比较严格，为此设计了专门的阻抗匹配部分。输入阻抗匹配采用同相放大器实现隔离。放大倍数通过电位器RP1调节，放大倍数太低会影响滤波效果，太高又会影响带宽，实际为4倍左右。输出阻抗匹配采用反相放大器，因为反相放大器的输入阻抗就等于R4，易于实现阻抗匹配。