带有此标记的料号:
1. 表示供应商具有较高市场知名度,口碑良好,缴纳了2万保证金,经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ,如果无货或数量严重不足(实际数量不到显示数量一半),投诉成立奖励您500元。
3362
BGA/2101+
全新原装现货库存 询价请加 有其他型号也可咨询
2700
BGA/2403+
FPGA芯片现货增值服务商 ,欢迎咨询
3000
BGA/2318+
主营ALTERA主控芯片全系列 ,欢迎咨询
5620
BGA/23+
国企优质供应商 军*工*认证 公司现货
558
20+/BGA
主营XILINX--ALTERA军工院所合格供应方
450
BGA780/23+
原装现货,高端渠道
75
BGA780/23+
渠道商,有货,原厂原装,带COC
450
BGA780/23+
原装现货,高端渠道
75
BGA780/23+
渠道商,有货,原厂原装,带COC
EP1S25F1020C7
2865
BGA/1608+
特价特价全新原装现货
EP1S25F780I6
40
BGA/06+
原装现货
EP1S25F672I7
8000
BGA/22+
原装现货
EP1S25F1020C6
3000
BGA/2021+
全新原装假一赔十
EP1S25F672C7
500000
BGA/22+
全新原装全市场价
EP1S25F780I6
3256
BGA/1103+
全新原装公司现货可免费送样可含税可返点-可BOM配单
EP1S25F672C8
50000
BGA672/21+
奥利腾只做原装现货,实单价优可谈
EP1S25F780C7
913
BGA/23+
原装,稳定供货,一站式配齐
EP1S25F672C7N
236
18+/BGA
原装现货,支持检测
EP1S25F672C7
4000
BGA/2023+
原装原厂代理 可免费送样品
EP1S25F672C6N
50000
BGA672/21+
只做原装 特价清仓 一手货源 代理渠道 胡经理
tix系列,其性能完全满足高速数字信号算是系统的设计要求。 1 stratix系列器件的主要特性 同其它含有嵌入式fir core的cpld相比较,stratix系列cpld采用了1.5v内核,0.13μm全铜工艺,由quartusii 2.0以上版本软件支持,可以重复编程,通过jtag接口或者eprom加载程序,内部有dsp模块、pll、大带宽高速i/o接口和大容量存储模块。主要内部资源参见表1。表1 stratix器件内部资源表 内部资源 ep1s10 ep1s20 ep1s25 ep1s30 ep1s40 ep1s60 ep1s80 ep1s120 逻辑单元 10,570 18,460 25,660 32,470 41,250 57,120 79,040 114,140 m512 ram模块 94 194 224 295 384 574 767 1,118 m4k ram模块 60 82 138 171 183 292 364 520 megaram模块 1 2 2 4 4
两种模式。输出帧频在0.5fps~30fps 之间可调。输出窗口尺寸在4 ×2~ 664 ×492 之间可调。图像数据输出格式可以为8 位/ 16 位的ycrcb 4 : 2 :2 itu2656 、ir2601grb 4 :2 :2或rgb raw data。能工作在逐行/隔行扫描方式下,也能工作在彩色/ 黑白模式下。上述的所有性能,用户可以根据自己的需要,通过sc2cb 接口设置芯片内相应的寄存器进行选择。 人脸检测跟踪模块 该模块采用的fpga选择altera公司stratix系列的ep1s25。该芯片的片上资源比较丰富,有25660个逻辑单元(le),1944576 bit的ram,10个dsp模块,6个数字锁相环(dpll),用户可用的i/o最多达到702个。在ep1s25中嵌入nios软核,控制连接在外部总线上的sram和flash,用它的以太网模块单元控制以太网接口芯片lan91c11。 其中fpga 是主芯片,在1 片fpga 中包含了nios 处理器、sram 控制器、sdram 控制器、flash控制器、uart 以及摄像头和外扩sram 控制器的用户逻辑模块。这正体现
=xm-1(n)+xm-1(n+n/2m)xm(n+n/2m)=[xm-1(n)-xm-1(n+n/2m)]wrn 式中,m表示第m级蝶形算法,n为数据所在的行数,n为所要计算的数据的点数,wrn为旋转因子。蝶形算法如图2所示,由一次复乘、两次复加组成。从上式可以得出基2蝶形运算需四个乘法器,但在研究实现中,旋转因子wr和wi都先被归一化,在本系统中,对实部和虚部分别按32位有符号数归一化,所以用数据归一化还需两乘法器,也就是说一共需要六个乘法器。stratix系列芯片提供内置乘法器内核,ep1s25一共有80个8位乘法器。由8个8位乘法器可以组成一个32位乘法器,所以一共可以提供10个32位乘法器。在本系统中,fft运算需要6个32位乘法器,参考函数相乘需要4个32位乘法器,一共需要10个32乘法器,ep1s25刚好满足要求。程序采用模块化结构,可以很方便地修改点数,满足不同的系统要求,也可以以此为基础改写为基4的fft程序,应用于更高档的芯片,满足更高系统的要求。用fpga实现fft的基本结构如图3所示。 以整个16点dif为例的基2fft的运算流程图如图4所示。1.2 基4fft
fpga器件的特点是可用硬件描述语言对其进行灵活编程。利用fpga厂商提供的软件可仿真硬件的功能。使硬件设计如同软件设计一样灵活方便。缩短了系统研发周期。利用jtag接口可对其进行isp(in system programmable 在系统编程)提高了系统的灵活性。随着芯片集成度的提高,单片fpga内不仅拥有大量的逻辑单元而且还能集成ram,rom,i/o及dsp块等。从而使soc(system on_a_chip 片上系统)成为现实。本文采用的是altera公司的stratix系列芯片的ep1s25。用altera公司的quartusii2.0软件做硬件仿真和逻辑分析。并将输出结果与matlab仿真结果进行了比较。系统框图如下(图四): 代码用vhdl硬件描述语言实现。本系统的结构特点是:1。为提高数据精度,系统全部用16位宽。用data_array,write_array和fly_array三个数组实现了内核的并行处理,可在10个时钟周期内算完32点复fft。时钟周期为25纳秒,因此32点fft只需250纳秒。2。实现了数据的流水输入输出。在计算第i组数据的同时,第i-1组的数据