Matrix开发出世界上的1Gb存储器
出处:iC921 发布于:2007-10-24 14:42:06
这款存储器裸片面积为31平方毫米,融合了据Matrix称延伸其三维半导体设计领导地位的两种技术,即所谓的“混合缩放(hybrid scaling)”及分段字线(segmented wordline)结构。通过采用这两种技术,Matrix能够在相同面积的硅片上实现双倍的位容量。
其中,混合缩放技术就本质上而言,是可以选择缩放部分存储器设计,而不缩放其它部分。它在3D电路层内融合了不同的工艺几何尺寸。在1Gb ROM内采用混合缩放的特点是150纳米规则制造的逻辑层与后来的130纳米规则存储层并存。Matrix声称能够采用现有的180纳米工具实现这一特性。这使Matrix能够在给定的逻辑阵列上增加存储位,从而缩短开发时间,实现快速上市。
分段字线结构是该公司的第100项,可使非存储逻辑电路效应化,并减少了将近25%的裸片面积。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 如何更好的理解lwip协议?2024/4/28 17:20:13
- 802.11ac连接的推荐设置_802.11AC无线网桥的配置和注意事项2024/4/28 17:10:43
- matlab是什么编程语言?2024/4/28 17:04:06
- VCC,VDD,VEE,VSS在电源原理图中有什么区别?2024/4/26 17:36:58
- 低压配电系统设计规范_低压配电系统设计注意事项2024/4/26 17:33:06