CEVA公司宣布推出备受业界重用推崇的 CEVA-X DSP 内核系列的成员 --  CEVA-X1641™ ，能与 CEVA-X 指令集架构 (ISA) 完全兼容。

　　CEVA-X1641 是可延展扩展 CEVA-X 系列中 Quad-MAC DSP 内核，专为运行需要大数据吞吐量和宽高内存带宽的高密度运算密度任务而设计。该内核与强化增强的内存架构均可全面完全综合，为客户提供灵活性，可并根据其特定的应用配置的内存容量和架构，如 WiMAX、WiBro、3G Long Term Evolution (LTE) 或先进的多媒体标准，包括不断演进的 H.264 压缩标准和 VC1 高清标准主要架构等。在定义 CEVA-X1641 的过程中，CEVA 与一家首要重要的客户紧密合作，该客户为其 WiMAX 产品线选用了 CEVA-X-1641。

　　类似于其它 CEVA-X ISA 兼容内核，CEVA 的 DSP 内核结合了为VLIW/SIMD 架构，具备所需的各种附加特性和增强性能，能够满足 4G 技术和多媒体应用对高性能和大数据吞吐量的要求。高运算密集技术如 WiMAX 需要使用 4 MAC 单元，加上 128bit 数据内存带宽，以处理高达 100Mbps 的极高数据速率。而且，CEVA-X1641 加入了专用的视频指令和机制，可加快移动电视和视像会议等应用的多媒体处理速度，并同时降低频率和功耗，从而延长这些功能全面的移动多媒体设备的电池寿命。

　　CEVA-X1641 与 CEVA-X1620™ 和 CEVA-X1622™ DSP 内核上行指令集完全兼容，使得 CEVA-X1641 的授权厂商能够借助 CEVA-X 架构现有广泛的软件和组件优势。此外，CEVA-X1641 架构还可在小体积内实施，其尺寸只比先前的 Dual-MAC处理器 CEVA-X1620 稍大 5%。

　　CEVA-X1641 的推出延续了在 2003 年推出可延展 CEVA-X 系列的承诺，其主要特性包括：

　　-        4-MAC 器件并行运作

　　-        8 路版 VLIW

　　-        24 个 40bit 寄存器累加器

　　-        128bit 数据带宽

　　-        8/16/32/40bit 数据操作数和运作

　　-        16/32bit 指令

　　VLIW 架构能够实现高水平高度的并行指令运作，从而提供扩展的并行性，以及低功耗。SIMD 架构允许单一指令在多数据基础上运作，因而能减小代码长度并提高性能。CEVA-X1641 采用高效的指令和专用的机制，如动态及可选的单元关断和时钟选取通，以实现低功耗。

　　CEVA-X1641 提供高性能的低功耗平台，使其授权厂商能够开发多模式产品 (如 2G/3G/4G 处理器)，并以相同的平台再用于下一代的标准，如 802.16e、WiBro、Flash-OFDM、UMTS 和 TD-SCDMA。

　　CEVA-X1641 及其完整的软件开发工具链现可立即授权予各大厂商采用。