Lattice半导体推出可编程、零延迟和单端通用缓冲ispClock5300S
出处：烟波游徒 发布于：2007-12-20 14:41:45
Lattice半导体公司推出其系统内可编程、零延迟和单端通用缓冲器件家族的款器件ispClock5300S，该器件具有四种操作配置，支持实现多时钟分布网络。
ispClock5300S器件具有三个5位片上输出计数器，使之能从一个参考时钟生成多三个时钟频率。输出时钟频率范围高达267MHz。其高性能表现在：通用扇出缓冲器具有为100ps的引脚与引脚间时钟偏差，而与时钟斜度及频率无关；周期与周期间输出抖动小于70ps；周期抖动小于12ps(rms)。每一个时钟网络输出与参考输入之间的偏差可以通过插入156ps(超前或延迟)的延迟增量来进一步控制，从而补偿电路板时钟网络走线长度的差异。
通用扇出缓冲器支持各种单端逻辑标准，包括LVCMOS、LVTTL、HSTL和SSTL；而参考输入支持单端或差分输入。输入端和每一个输出的阻抗可以分别调整以匹配布线的阻抗。
作为款器件，12条输出线的ispClock5312S采用48引脚TQFP封装，包括商用(0°C to +70°C)和工业(-40°C to +85°C)两种温度级别的器件。
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
- 工业无线通信模块选型秘籍：LoRa 至 4G DTU 方案深度剖析2026/8/24 15:34:48
- Wi-Fi 8 产品的新技术特性测试方案2026/8/14 17:12:22
- IO－Link：实际应用中的功耗问题2026/8/13 16:44:36
- 串口通信及其常见问题2026/8/4 16:09:31
- 无线充电通信物理层核心深入解析2026/8/3 16:09:43
