中芯国际推出基于CPF的90纳米低功耗数字参考流程
出处:国际电子商情网 发布于:2007-12-28 09:42:27
SMIC参考流程采用了Cadence的技术,是一套完整的对应CPF的RTL-to-GDSII低功耗流程,目标是使90纳米系统级芯片设计实现高效功耗利用。它结合了SMIC 90纳米逻辑低漏泄1P9M 1.2/1.8/2.5V标准工艺,以及商用低功耗库支持。该流程在所有必要的设计步骤中都具备功耗敏感性,包括逻辑综合过程、模拟、可测性设计、等效验证、硅虚拟原型设计、物理实现与全面的签收分析。
CPF是由Si2批准通过的一种标准格式,用于指定设计过程初期的低功耗节省技术——实现低功耗能力的分享和重用。Cadence低功耗解决方案是业内早的完整流程,将逻辑设计、验证、实现与Si2标准的通用功率格式(CPF)相结合。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 氩弧焊与电焊的优缺点,哪个更加结实2024/9/12 17:23:49
- 回调函数(callback)是什么?回调函数的实现方法2024/9/10 17:36:25
- 什么是数组?数组有什么用?2024/9/10 17:31:22
- 电驱动NVH的特点和结构2024/9/9 17:48:58
- 一文详解迁移学习2024/9/6 17:10:10