Verilog HDL 中有两种注释的方式

出处：xuyaqi 发布于：2007-04-29 10:09:31

4.2 注释
Verilog HDL 中有两种注释的方式，一种是以“/*”符号开始，“*/” 结束，在两个符号之间
的语句都是注释语句，因此可扩展到多行。如：

2004-08-16 第17页，共41页
版权所有，侵权必究

/* statement1 ，
statement2，
.. ...
statementn */
以上n个语句都是注释语句。
另一种是以 // 开头的语句，它表示以 // 开始到本行结束都属于注释语句。

关键词：Verilog HDL 中有两种注释的方式

凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

相关技术资料

技术分类

热门技术资料

最新技术资料

维库电子市场网-十六年专注打造电子元器件采购网