Verilog HDL的三态门
出处:zaichao 发布于:2007-04-29 10:13:56
bufif0 bufif1 notif0 notif1
这些门用于对三态驱动器建模。这些门有一个输出、一个数据输入和一个控制输入。三态门实例语句的基本语法如下:
tristate_gate[instance_name] (OutputA, InputB,ControlC);
个端口OutputA是输出端口,第二个端口InputB是数据输入,ControlC是控制输入。根据控制输入,输出可被驱动到高阻状态,即值z。对于bufif0,若通过控制输入为1,则输出为z;否则数据被传输至输出端。对于bufif1,若控制输入为0,则输出为z。对于notif0,如果控制输出为1,那么输出为z;否则输入数据值的非传输到输出端。对于notif1,若控制输入为0;则输出为z。
例如:
bufif1 BF1 (Dbus,MemData,Strobe);
notif0 NT2 (Addr, Abus, Probe);
当Strobe为0时,bufif1门BF1驱动输出Dbus为高阻;否则MemData被传输至Dbus。在第2个实例语句中,当Probe为1时,Addr为高阻;否则Abus的非传输到Addr。
上一篇:Verilog HDL门时延
下一篇:Verilog HDL编译指令
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 电缆电容对 PLC 系统的影响及应对措施2026/7/7 15:45:59
- PLC 模拟量转换:一个公式吃透所有场景2026/6/26 15:15:51
- 如何巧用自适应电源?PLC 输出功耗减半指南2026/6/9 14:44:44
- 10个PLC综合故障原因,看完轻松解决!2026/5/28 14:30:29
- 掌握这 10 个 PLC 综合故障原因,轻松应对设备难题2026/5/11 14:39:59









