ARM公司今天宣布扩展了其Artisan®物理IP系列产品中的Velocity™ DDR存储接口产品，以支持众多特定应用对SDRAM的要求。扩展后的ARM® Velocity DDR产品和DDR、DDR2、Mobile DDR、GDDR3 SDRAM的JEDEC标准相兼容，并支持代工厂的130纳米、110纳米、90纳米和65纳米的标准CMOS工艺。

ARM Velocity系列产品针对数据传输速度达800Mbps的主流个人电脑和服务器中的应用。Velocity Mobile DDR解决方案针对低功耗应用，GDDR3解决方案则针对数据传输速度达1600 Mbps的图形存储接口。Velocity DDR解决方案相对于以前的产品具有更小的体积和更低的抖动幅度，这将继续帮助用户优化其SoC设计的功耗和尺寸，同时缩短产品上市时间。

Azul Systems芯片工程部总监Paul Koike表示：“ARM DDR产品帮助我们降低了复杂IP开发的风险；由于我们所有的接口和时钟发生IP都是ARM开发的，所以ARM DDR产品在Azul全部的SoC设计中都起到了至关重要的作用。我们一直努力降低设计的尺寸，我们相信ARM为90纳米互联I/O提供了的产品。”

存储器的复杂性和对更快的速度的需求正在要求一种不同于以往纯数字方式的解决手段。目前，对于混合信号解决方案的需求越来越大，以解决类似信号和电压完整性以及阻抗不连续性等问题。ARM经过芯片验证的 扩展的Velocity DDR解决方案为可编程终端增加了on-die termination以提高信号完整性，并拥有先进的动态校准和更高的DDR2输入/输出阻抗，确保更的阻抗匹配。除了这些对于先前的DDR产品的改进之外，Velocity DDR解决方案还能够方便的整合，使得设计师可以在每次设计中优化功耗、尺寸和抖动幅度，降低整体系统成本。

ARM物理IP营销副总裁Neal Carney表示：“SoC设计师一直在寻找能够降低风险、实现无缝整合并加快开发速度的IP解决方案。ARM通过提供经过芯片验证的、行业标准的DDR存储接口解决方案，帮助我们的客户加快了产品上市时间，并使他们在其SoC领域内保持竞争力。”

经过扩展的ARM Velocity DDR解决方案也包括了一个全面的、按速度细分的产品类别，具有模拟计时的功能，例如用于数据眼（data eye）中央时钟和DDR计时的特定应用DLL。此外，特定应用的 PLL也被包含在内，以产生的DDR系统时钟信号。

ARM同时也提供一系列支持SDRAM、DDR和Mobile DDR的PrimeCell® AMBA® 3 AXI™ 和AMBA 2 AHB™动态存储控制器，对于DDR2的支持也在研发之中。ARM目前可以为各种广泛的应用提供全面的、高性能的存储控制器解决方案。

ARM Velocity DDR存储接口现已能够以代工厂的130纳米、110纳米、90纳米和65纳米标准CMOS工艺提供。ARM PrimeCell AXI静态存储控制器系列和ARM PrimeCell AHB存储控制器系列也可通过授权获得。