有助于减小便携式应用的尺寸、减少电磁干扰，缩减成本。随着便携式设备变得越来越小，工程师想尽办法节省空间。多年来广为采用的一种方法就是将并行数据线改为串行数据，这样可以省去各种组件，如笔记本的显示器和处理器之间的线路。一种专门为超便携式产品设计的集成电路可让这种方法应用到诸如翻盖手机的显示屏等应用设备上。

　　用于更高和色彩更丰富的高速数据通信意味着要有更多的电磁干扰（EMI）。此外，超便携式设备要求低功率和低成本，封装也要很小。近出现的串化/解串化(SerDes)集成电路，也就是所谓的礢erDes产品，解决了所有这些问题。通过采用差分信号技术、电流转换逻辑（CTL）以及改进的低功耗差分I/O信号技术（LpLVDS），跟以前的方法相比工程师可把EMI降低30－40dBm。

　　LpLVDS是用于短距离和低功率的LVDS技术，电压浮动为250mV，每个通道的功耗为5mW。CTL是种用于感测接收器电流方向的差分信号技术。它的电压浮动大概是50mV，在1.8V电压下每个通道的功耗不超过1mW，在基

频下EMI比LppLVDs低90dB。这两种技术都被用来开发12、22和24位双向串化/解串化集成电路，这些电路可进行56MHz的并行接口操作，待机时电流仅为100nA。封装有8×8mm 40脚铸模无铅封装（MLP），也有42脚球栅阵列（BGA），这种封装只有3.5×4.5mm大小，可满足超便携式产品的尺寸和成本要求。

　　处理器和彩色LCD是典型的单向通信应用，这种应用可以把屏线中的缆线数量从25根减为4根。如果应用设备要求进行双向通信，电线减少的比例为50:7，要是进行总线连接则增加到96:7。

                                  更少的缆线                                            
       在处理器和彩色LCD之间单向通信采用串化/解串化集成电路，这样可以把进行水平和垂直同步(H/VSYNC)通信的缆线数目从25 根减少到4 根。