日本:NEC开发成功1亿门单元基LSI
出处:huore 发布于:2007-06-08 14:44:39
高集成度型CB-90M的逻辑门数多达到1亿门。高速型CB-90H的门延迟时间为10.2ps(2个输入NAND门,扇出数为2)。低功耗型CB-90L的功耗为2.7nw(每1MHz工作的门,电源电压1.0V)。与特征尺寸为0.130μm、栅长0.095μm的现行一代单元基LSI(CB-130系列)相比,门数增加约1.9倍,延迟时间缩短约2/3,功耗减少约40%。CB-90系列单元基LSI2003年3月开始接受订货,批量生产预定从第三季度开始。
LSI设计环境准备采用C语言的设计环境,支持系统设计到GDSII格式。
C语言设计环境与RTL为基础的设计方法相比,可使设计时间缩短大约一半。RTL为基础的设计方法从规格设计、硬件设计、软件设计、系统验证到系统评估,
CB-90系列作为制造方法的设计基准,采用日本国内的标准方法共同开发企业ASPLA(SoC基础技术开发)的基准。据说,将来要使之能够纳入依据ASPLA的、用其他的ASIC Bender的宏单元。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 电缆电容对 PLC 系统的影响及应对措施2026/7/7 15:45:59
- PLC 模拟量转换:一个公式吃透所有场景2026/6/26 15:15:51
- 如何巧用自适应电源?PLC 输出功耗减半指南2026/6/9 14:44:44
- 10个PLC综合故障原因,看完轻松解决!2026/5/28 14:30:29
- 掌握这 10 个 PLC 综合故障原因,轻松应对设备难题2026/5/11 14:39:59









