扩展I2C总线存储器
出处：ipman 发布于：2008-11-19 15:14:47
如前所述，因为8位地址不够用而导人的总线称为扩展I2C总线。除了地址指定为2字节以外，其他的处理过程完全相同。图1和图2分别表示写和读时的操作。地址是按高位（A15～A8）和低位（A7～A0）的顺序发送的。
图1 扩展I2C存储器的写操作
图2 扩展I2C存储器的读操作
欢迎转载，信息来源维库电子市场网（www.dzsc.com）
关键词：扩展I2C总线存储器I2C总线存储器
上一篇：I2C总线的读操作的流程
下一篇：直接总线式DRAM
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
相关技术资料
- ARM技术架构与应用开发实践指南2026/1/6 10:40:19
- 嵌入式实时操作系统（RTOS）选型与移植技术指南2025/12/31 10:42:31
- 工业嵌入式系统：通信接口技术选型与抗干扰设计实践2025/12/15 14:36:53
- 深入解析嵌入式 OPENAMP 框架：开启异核通信新时代2025/7/22 16:27:29
- 一文快速了解OPENWRT基础知识2025/7/14 16:59:04
技术分类
广告
热门技术资料
