设计一个并联谐振陷波器
出处:jjg 发布于:2008-11-07 10:54:53
要求 设计一个并联调谐电路,其3dB带宽是500 Hz,中心频率为7500Hz。信号源阻抗为零,负载阻抗是1kΩ。求在2500 Hz处相对衰减至少为30dB所需要的电感Q值。
电路结果如图1所示。
图1衰减和QL/Qbr的关系
图2 例6.4中的并联陷波器
②在fo处衰减30dB时,所要求的比值QL/Qbr可由图2或式(6.22)决定,近似为30。所以,电感Q值应当超过30倍的Qbr即450,其中Qb=fo/BW3dB。
通常希望带阻网络工作在相等的信号源阻抗和负载终端之间,而不是像图1那样的电压源。如果给定信号源和负载阻抗都等于R,那么式(6.23)将变为:
当信号源和负载不等时,截止频率为:
串联谐振陷波n=1的带阻滤波器也可由图2止频率由下式决定:
图2(b)所示的带阻滤波器可用线圈上串联电容形成谐振的方法得到,这里,
中心频率是fo,3dB带宽等于fc。电感的串联损耗用电阻woL/QL表示。在谐振时,带阻网络的等效电路如图2(c)所示,而衰减由式(6.26)或图6.1O计算。
欢迎转载,信息来自维库电子市场网(www.dzsc.com)
上一篇:零(值)网络
下一篇:设计一个串联谐振陷波器
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- Microchip 发布PIC16F13145系列MCU,促进可定制逻辑的新发展2024/4/23 15:34:17
- 什么是MCU2024/3/25 17:05:40
- 了解GD32单片机和STM32单片机2024/3/13 14:17:13
- STM32F103单片机概述2024/3/13 14:13:33
- 什么是DSP?DSP的分类2024/1/22 16:38:45
- 英特尔数据存储如何操作和实现
- 什么是微动开关_微动开关有什么用_微动开关使用方法
- VCC,VDD,VEE,VSS在电源原理图中有什么区别?
- 低压配电系统设计规范_低压配电系统设计注意事项
- xEV 主逆变器电源模块中第四代 SiC MOSFET 的短路测试
- 光耦详细应用教程
- 定义绝缘耐久性评估的电压脉冲测试要求
- 采用沟槽MOS结构,使存在权衡关系的VF和IR相比以往产品得到显著改善 ROHM推出实现业界超快trr的100V耐压SBD“YQ系列”
- NOVOSENSE - 纳芯微推出车规级温湿度传感器NSHT30-Q1,助力汽车智能化发展
- Keysight - EV 电池设计创新:扩大续航里程、延长电池寿命