将ILA Core、ICON Core和VIO Core插入到设计中一

出处：jinggx 发布于：2008-09-11 14:34:47

　　（1）ILA Com、ICON Core和VIO Core可以作为一个IP Core插入到设计巾，运行ISE lO.1Navigator，打开设计文件．

　　（2）为建立XCO文件，选择【Project】－【New Source】命令，弹出【New Source Wizard】对话挺。选择【IP（CORE Generator＆Architccmre Wiard）】义件类型并输入文仵名test＿chip、如图1所示。

选择源文件类型并输入文件名图

　　图1 选择源文件类型并输入文件名

　　（3）单击【Next】按钮，选择【Debug 8c Verification】选项并展开【ChipScope Pro】选项，如图2所示。分别选择ICON（Integrated Controller）和ILA（Integrated Logic Analyzer）这两个Core插入到设计中。

展开选项图

　　图2 展开【ChipScope Pro】选项

　　（4）选择ILA（Integrated Logic Analyzer）Core，单击【Next】按钮，将出现图3所示的界面，将Core命名为“ILA＿core”。

　　■ 【Number Of Trigger Ports】下拉列表框：为输入触发端口数，可以选择相应的ILA Core输入触发端口的数目，每个ILA Core多可以提供16个输入触发端口。

　　■【Max Sequence Levels】下拉列表框：为触发条件序列器设置，为16个级别。“0”表示没有触发条件序列器，原理如图4所示。从图中看出，触发条件序列器是—个简单的循环状态机。当触发条件满足的情况下，可传递16个状态。前的输出（条件满足）作为下的条件，依此类推。

　　■ 【Use RPMs】复选框：是否选择相对布局或定位宏（Relationally Placed Macros）来生成一个独立的Core，可能阻止布局布线器对区域内用于放置ChipScope Pro内核的所有逻辑进行布局优化。为了保证较好的时序特性，通常需要使用RPM，但会占用较多的逻辑资源。

添加ILA模块图

　　图3 添加ChipScope Pro ILA模块

触发条件序列器原理图

　　图4 触发条件序列器原理

　　■ 【Enable Trigger Output Port】复选框：是否需要输出触发条件满足信号，该信号通常用于系统的监控和逻辑设计。

　　■ 【 Sample On】下拉列表框：选择采用上升沿或下降沿触发。

　　■ 【 Sample Data Depth】下拉列表框：采样数据的深度，与所选器件有关。

　　■ 【 Enable Storage Qualification 】复选框：作用等同于触发条件，指存储器限制条件。但它与满足触发（Trigger）条件有所不同＇是Trigger的一种补充。当被测逻辑满足触发条件后，也可以通过该选项来控制是否能够记录到存储器中，默认为使能。

　　■ 【Data Same As Trigger】复选框：数据和触发器是否选择相同。数据与触发信号相同是常用模式，因为用户可以捕获和采集来自ILA的任何数据。在这种模式下，ILA Core省略了数据输入端口，因此可以减少对CLB和布线资源的占用。但是总的数据宽度不能大于256位。如果不选择该复选框，那么数据和触发信号完全独立。当采样的数据位宽小于触发宽度时，这种模式能减少采集的数据，节省BlockRAM资源。

　　（5）单击【Next】按钮，进入ILA参数设置对话框，如图5所示。需要对每个触发器端口分别进行设置，每个ILA Core多可以提供16个输入触发端口。各个触发端口的参数将在图中设置，包括触发宽度和触发条件判断单元的类型和数目。触发端口由一条或多条信号线组成，信号线的总数称为“触发宽度”，多可达256。触发匹配单元是一个比较器，它和触发端口相连，用于检测触发端口是否满足特定的条件。一个触发端口可以有1～16个触发匹配单元，这些触发条件判断单元可以组合起来构成逻辑分析仪的触发条件用于捕获数据。触发匹配单元设置得越多，占用的逻辑资源越多。因此在满足设定触发条件要求的情况下，应尽量减少触发匹配单元的数目。