为了能够全面地介绍PACE的功能，本节通过一个Spartan－3E器件的设计范例并运行【Floorplan Area／IO／Logic一Post Synthesis】来详细说明，不同系列的器件由于存在内部逻辑及“硬核”资源的差异，可能在界面中会有不同的显示，但原理是相同的。
 
　　（1）打开一个工程并选择一个已有的用户约束文件（UCF），或创建一个新的UCF文件。在【Processes for....】窗口内展开【User Constraints】选项，双击【Floorplan Area／IO／Logic － PostSynthesis 】选项，打开图1所示PACE用户界面。

　　图1 PACE用户界面
 
　　（2）在Design Browser】窗格中，列出了该设计的输入／输出引脚信息【I/O Pins】、全局逻辑资源【Global Logic】和其他各种逻辑资源及模块【Logic】。
 
　　（3）在【Design Object List】窗格中展示了整个设计的详细列表，通过这个列表可以定义具体参数和位置。选择【Design Object List＿I/O Pins】选项，可以定义输入／输出标准、参考电压和输入／输出脚工作电压、输出驱动强度、具体定位、是否作为局部时钟、端接状态及延迟等参数，还可以用不同的颜色来区别各个信号或总线信号。选择【Loc】选项，可以将各个输入／输出引脚定位在某个Bank、器件的上部（T）、器件的下部（B）、右边（R）、左边（L）、左上部（LT）及右下部（RB）等区域内，如图2所示。选择【Design Object List － Global Logic】选项，可以定位操作全局的逻辑，如时钟缓冲器、乘法器及块存储器等资源，如图3所示。选择【Design Object List － Logic】选项，可以设置每个模块及具体的触发器的位置等参数，如图4所示。