源同步技术就是专门处理高速率和高带宽的并行接口，本质上就是把源端IC的数据和对应的时钟同时转发给下行的目的端IC，有效地避开了系统同步所难解决的问题。本节ChipSync源同步技术的3大关键模块如图所示，它们是由接收模块、发送模块和高速时钟模块组成。

　　(1)接收模块

　　接收模块的功能处理上行源端IC转发过来的数据和时钟，一般来说，需要把高速的数据转化为低速的用户数据。同时为了保证的时钟有效采样窗口，还需要首先对接收的高速数据进行DPA。

　　(2)发送模块

　　发送模块的功能是把逻辑内部的低速数据转变为高速数据，同时也把对应的高速时钟一起转发给下行目的IC。

　　(3)高速时钟模块

　　高速时钟模块的功能是把输入的高速时钟作为参考时钟，同时产生同频的高速时钟和分频的低速时钟给收发器使用。

　　图 ChipSync的3大关键模块