摘要: 介绍了DDS 的基本原理， 并给出了以DDS 为基础的用于数字频率特性测试仪中的扫频信号源的设计与实现方法， 该设计已通过实验验证并取得了良好的效果。

　　1 引言

　　在电子产品的生产和调试过程中，很多时候需要测量设备或网络的频率特性， 数字频率特性测试仪用于测量二端口线性非时变网络的频率特性， 包括幅频响应和相频响应。频率特性测量的关键是产生频率步进的扫频信号源， 该信号源的频率、幅度及相位应能测定。以往的扫频信号源大多是基于压控振荡器( VCO) 、函数发生器及锁相环( PLL) 技术。这些技术存在转换频率时间长、频率不高、硬件耗费比较大等问题。随着超大规模集成电路的迅速发展， 由单片微处理机和直接数字频率合成器( DDS) 为构成的DDS 扫频信号源应运而生。与其他频率合成方法相比较，DDS 技术的主要优点是: 分辨率高; 频率转换速度快; 频率切换时相位保持连续; 合成频率准确; 全数字化控制， 可与微处理器接口。DDS 对信号质量的改善在于其系统的相位噪声主要取决于参考时钟振荡器， 基本不受系统其他部分的影响。现在，DDS 技术已经广泛应用于本振、信号发生器、仪器、通信、雷达等系统。

　　2 直接数字频率合成(DDS) 技术原理

　　直接数字频率合成(DDS，Direct Digital Synthesis)是一种新颖的频率合成技术。这种技术的实现依赖于高速数字电路， 其工作速度主要受D/A 转换器的限制。DDS 原理框图如图1 所示。

图1 DDS 原理框图

　　具体工作过程如下: 每来一个时钟脉冲fc， N 位加法器将频率控制字FSW 与相位寄存器输出的累加相位数据相加， 把相加后的结果送至相位寄存器的输入端。相位寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端， 以使加法器在下一时钟的作用下继续与频率控制字FSW相加; 另一方面将这个值作为取样地址值送入幅度/相位转换电路( 即图1 中的正弦查找表) ，幅度/相位转换电路根据这个地址输出相应的波形数据。经D/A 转换器和低通滤波器将波形数据转换成所需要的模拟正弦波形。频率控制字FSW与输出信号频率fout 和参考时钟频率fc 之间的关系为:

　　由公式(1)可知， 频率控制字FSW 与输出频率fout 成正比。

　　由取样定理， DDS 所产生的信号频率不能超过时钟频率的一半， 在实际运用中， 为了保证信号的输出质量， 输出频率不要高于时钟频率的33%， 以避免混叠或谐波落入有用输出频带内。

　　扫频信号源频率分辨率fstep 直接取决于DDS 的频率分辨率Δf， 计算公式如下:

　　3 扫频信号源设计

　　数字频率特性测试仪用来测量二端口线性时不变网络的频率特性。频率特性是一个网络对一系列正弦输入信号的响应特性。如图2 所示， 被测网络输入幅度为Ar， 角频率为ω的正弦信号， 对于线性时不变网络， 其稳态输出也是正弦信号， 幅度为Ac， 角频率为ω， 相角差为φ。改变ω的大小， 可以得到一系列的输入和输出数据， 其中， 幅频特性A( ω) 和相频特性φ( ω) 统称为频率特性。频率特性测试仪中的扫频信号源为被测网络提供激励， 根据测量要求， 需产生一系列频率高、转换速度快、步进小、相位可控、频率转换时相位保持连续的正弦波。

图2 系统传输特性。

　　3.1 AD9850 介绍

　　本仪器要求扫频范围为20 Hz～10 MHz， 采用美国ADI 公司的DDS 器件AD9850， 用单片机作控制器， 实现频率的合成与控制。AD9850 内部包括32位相位累加器， 正弦查找表和10 位高速数模转换器， 是相位累加器。该器件时钟参考频率为125 MHz， 在该频率下输出正弦波的频率为0.0291 Hz; 控制接口简单， 可以用8 位并行接口或串行接口输入控制数据; 40 位控制字， 其中包括32位频率控制字， 5 位相位控制字， 1 位电源休眠功能， 2 位厂家保留测试功能; 允许输出相位以180°、90°、45°、22.5°、11.25°或者这些相位的组合为增量而改变; 先进的CMOS 工艺不仅使AD9850 性能优异， 而且功耗小， +3.3 V 供电时， 功耗仅为155 mW;接上精密时钟源， AD9850 可产生频谱纯净， 频率、相位编程控制的模拟正弦波输出。

　　3.2 硬件设计

　　采用单片微处理机对DDS 进行控制， 构成扫频信号源的电路非常简捷， 其原理框图如图3 所示。

图3 扫频信号源电路框图。

　　该扫频信号源由单片机(MCU) 、DDS、低通滤波器( LPF) 和功率放大器组成。低通滤波器是扫频信号源中的关键器件， 负责滤除输出信号中所含有的高频杂散信号和谐波信号。DDS 的输出杂散有3 个主要 N 比特相位累加器只输出高M位对正弦查找表进行寻址; 正弦查找表存储的幅值编码仅为有限位; DAC 的有限分辨率和非线性特性。DDS 的输出中还包括基脉冲谐波谱Kfc±fout( K=1， 2， 3. ) ，本设计要求的频率范围: 20 Hz～10 MHz， 选用50 MHz 的时钟源使谐波信号频率远离输出信号频率， 减小对低通滤波器的要求。

　　笔者设计了一个7 阶的无源椭圆低通滤波器， 取得了较好的效果。功率放大器选用AD811， 其带宽为100 MHz，在对DDS 输出放大10 倍的要求下完全适用。

　　利用单片机AT89C52 可以对DDS 的逻辑和输出信号进行实时控制。AD9850 的RESET 信号、W_CLK 和FQ_UD 信号直接由AT89C52 的P3 口提供。单片机与AD9850 的硬件连接原理图如图4 所示。

图4 单片机与AD9850 的硬件连接图。

　　AD9850 的输出信号DDS_OUTPUT 接至外部的低通滤波器， 滤除高频杂散和谐波后再接到由AD811 构成的功率放大器， 以提高负载性能。

　　3.3 软件设计

　　在程序设计中， 需严格遵守AD9850 的时序要求。为了充分发挥器件的高速性能， 本系统设计选用8 位并行接口方式。其时序关系需满足8 位总线D0- D7 将外部控制字输入寄存器， 在W_CLK( 字输入时钟) 的上升沿存入个字节， 指针同时指向下一个输入寄存器， 连续5 个W_CLK 上升沿读取5个字节数据到输入寄存器后， W_CLK 的上升沿则不再起作用。然后在FQ_UD( 频率更新时钟) 上升沿到来时将这40 位数据从输入寄存器装入到频率/相位寄存器， 这时DDS 的输出频率和相位更新， 同时把地址指针复位到个输入寄存器以等待下的频率/相位控制字输入。

　　DDS 的软件流程如图5 所示。

图5 DDS 软件流程图。

　　本设计采用单片机C 语言编程， 并在计算中采用浮点运算， 以减小系统的计算误差。其中传送控制字部分的子程序如下:

　　void trans(void)

　　{ uchar i;

　　P0=0x00;//因不需相位变化, 故第1 个字节逻辑控制字

　　置0

　　wclk=1;

　　wclk=0;//第1 个字节的逻辑控制字装入输入寄存器

　　for(i=0;i<4;i++)

　　{

　　P0=unionv1.x[i];//将后4 个字节频率控制字写到P0 口

　　wclk=1;

　　wclk=0;//后4 个字节的频率控制字装入输入寄存器

　　}

　　P0=0xff;//因P0 口还要与其他器件相连, 故置1 防止不

　　正常工作

　　fqud=1;

　　fqud=0;//将5 个字节( 40 位) 控制字从输入寄存器装

　　入到频率/相位器存器

　　}

　　综上可知， AD9850 初始化就是DDS 器件的复位， 复位后除输入寄存器以外的寄存器清零， 输出变成高阻， 复位脉冲的高电平至少保持5 个时钟周期。逻辑控制字定义是否相位调制、低功耗选择和置数模式。频率控制字由公式( 1) 计算得出。

　　DDS 是近几年出现的新一代频率合成技术， 这里有几点要提醒大家: 在程序设计中要注意DDS 的时序要求， 正确送出逻辑控制字、频率控制字; DDS是超大规模CMOS 器件， 对时钟信号的质量要求比较高， 时钟信号的上升沿和下降沿应无大的尖峰和凹坑， 时钟信号用地线屏蔽; 给AD9850 的时钟信号不能低于1 MHz， 低于1 MHz 时， 器件自动进入电源休眠方式， 高于此频率时， 系统恢复正常; 要设计良好的去耦电路， 去耦电容尽可能靠近器件， 注意良好接地， 将模拟地、数字地分开。

　　4 结束语

　　介绍了DDS 技术的基本原理， 并给出了一种基于DDS 的数字频率特性测试仪中扫频信号源的系统构成和实现方法。直接数字频率合成技术有很多优点， 如: DDS 的输出稳定度取决于时钟源的稳定度; DDS 是个开环系统， 无反馈环节， 其频率合成时间主要决定于输出端低通滤波器的延迟时间， 适用于需频率捷变的场合; DDS 可实现MHz级的频率分辨率; DDS 的信号输出是一个平稳变化的过程， 其连续的相位是其他频率合成所不具有的。DDS 的诸多优点很好地满足了扫频信号源的要求， 但它也存在一定的缺点， 如输出频谱杂散较大， 另外， 输出受限于器件的工作频率。本课题在20 Hz ～10 MHz 数字频率特性测试仪中将AD9850 应用于扫频信号源， 取得了良好的效果，达到了预期的目标。