DSP是对数字信号进行高速实时处理的专用处理器。在当今的数字化的背景下，DSP以其高性能和软件可编程等特点，已经成为电子产业领域增长迅速的产品之一，人们对其性能、功耗和本钱也提出了越来越高的要求，迫使DSP厂商开始在单一矽片上集成更多的处理器内核。

　　由于与频率提高相关的功耗/散热问题日益突出，指令级并行架构（ILP）及存储能力已近极限，硅芯片已难以支撑处理器性能的大幅度提升。在单芯片上集成多个核，每个核同时处理多条线程而非不断提高处理器时钟速度，已是业界共识。TI认为，通过改进无线网络控制器（RNC）的分组处理功能，是满足无线网络数据及语音流量大幅增长以及应用多样性需求的可行之道。

　　基站控制器（RNC）直接影响到移动用户的通话和使用效果，为此，TI 采用多核DSP替代以往由通用处理器和RISC执行的功能，开发出一套可进行高效分组处理的低成本方案TMS320TCI6486，从而在不额外增加RNC的情况下实现网络优化。TI高密度与基础局端DSP产品业务总经理John Smrstik表示，基站控制器的有两个要素：一是高性能的数据处理能力，二是非常低的功耗。与业界其它高端处理器相比，TI的多核处理器兼顾了高性能和低功耗。

　　影响当今RNC性能的因素主要有两个：高性能数据的处理能力和低功耗特性。分组驱动型处理的关键在于数据包的接收、处理和发送，因此并行能力、内存大小以及功耗一直都是处理器的瓶颈。此外，并行需求的存在还使得运营商不得不面对处理器价格的压力。因此，系统的架构需要能够针对数据包类型进行分组处理进行优化，从而提高整个系统的整体效率。

　　仅靠单核处理器似乎已经跟上并行计算的需求变化。一个主要的趋势是，为了继续满足摩尔定律，业界纷纷抛弃一味通过提高处理器时钟速度采用“超级单核”来提高处理性能的做法，转而采用多核架构，以便获得性能和功耗上的双重优势。RNC市场也是如此。对于RNC来说，采用多核或许还有另外一层原因。对于未来以包处理为主的RNC来说，要处理不同类型的数据包，将他们分别交给不同的内核进行并行处理，无疑将拥有更高的效率而由于采用了根据摩尔定律采用更多晶体管以便在单颗芯片上集成多个内核的技术，运营商可在不增加资本开支或运营开支的同时实现网络优化。

　　TI的6核3GHz器件TMS320TCI6486拥有的性能功耗比，可通过并行处理来实现性能可扩展性，并允许多个内核在单芯片上处理多条线程。同时TCI6486还可通过器件共享硬件队列来提升分组驱动的处理性能。Smrstik透露，TI新一代DSP功效是前代产品的2-3倍，在内存方面也有3倍的增加，另外在接口的带宽方面也有大幅的提高。

　　操作系统对多核DSP应用是个关键因素，除TI提供的实时操作系统在资源、内存实施实时管理外，TI众多的第三方合作伙伴也在应用层面上设计开发出相关软件以方便用户针对多核DSP的应用。 Smrstik认为，DSP+MCU方案更适用于对成本比较敏感的消费电子产品，而在高性能处理能力的实现上多核DSP为可行。通过大量智能化的设计尽可能去除额外消耗功耗设计、采用90纳米工艺的TCI6486只有4瓦的功耗。