分析基于单片机的数字通信系统位同步提取

出处:王 帆,王新新 发布于:2011-06-20 08:21:48

  通信系统都包括一个发射器(TX)、一个接收器(RX)和传输介质。TX和RX使兼容于传输介质的信息信号得以传输,其中可能涉及到调制。一些系统采用某种形式的编码来提高可靠性。将本文中讨论的信息视为不归零(NRZ)二进制数据。而传输介质可能是诸如非屏蔽双绞线(UTP)或同轴电缆那样的铜电缆,光缆,或者是用于无线通信的无障空间。在所有情况下,信号都将被介质极大地削弱并叠加上噪声。噪声(而非衰减)通常决定着一种通讯介质是否可靠。

  在数字通信系统中,发送端按照确定的时间顺序,逐个传输数码脉冲序列中的每个码元。而在接收端必须有准确的抽样判决时刻才能正确判决所发送的码元,因此,接收端必须提供一个确定抽样判决时刻的定时脉冲序列。这个定时脉冲序列的重复频率必须与发送的数码脉冲序列一致,同时在判决时刻(或称为相位时刻)对接收码元进行抽样判决。可以把在接收端产生这样的定时脉冲序列称为码元同步,或称位同步。

  实现位同步的方法和载波同步类似,有直接法(自同步法)和插入导频法(外同步法)两种,而直接法又分为滤波法和锁相法。本文介绍的方法就是用直接法中的锁相环实现的。

  1 数字锁相位同步提取原理

  数字通信系统接收端位同步提取通常采用如图1所示的数字锁相环DPLL(Digital Phase Locked Loop)。DPLL包括3个部件:

  (1)数字鉴相器DPD(Digital Phase Ditector)比较接收码元与本地DCO输出的位同步时钟相位,输出反映相位差的数字信号。

  (2)数字环路滤波器DLF(Digital Loop Filter)对DPD输出相位误差数字信号滤波,去掉随机噪声的影响,输出较准确的相位误差数字信号。

  (3)数控振荡器DCO(Digital Controlled Oscillator)是数字电路构成的振荡器,输出与接收码元相同速率的位同步时钟脉冲CLK,其相位受相位误差数字信号控制可提前或推迟,与接收码元相位锁定。

  DPD及DCO是构成数字锁相环必不可少的部件,DLF可视需要而加入。3个部件各由多种形式的电路组成不同的数字锁相环。典型的数字锁相环为超前-滞后型数字锁相环,又称为微分整流型数字锁相环,在码速率不高时可由图2所示单片机系统实现。图中,边缘检测又称为过零检测,它将输入数据信号DK1放大整形后,再将其跳变沿(整形前的过零点)变换为窄脉冲ZCD,送至单片机的外部中断输入端INT1.边缘检测中的延时电路可用几级门实现。微分整流电路与边缘检测电路具有相同功能。

  该数字锁相环未用DLF.单片机内T0定时器及其中断服务程序实现DCO功能。在DK1无跳变沿(无ZCD负脉冲)时,单片机不进入INT1中断服务程序,T0定时为输入码周期Tb.在DK1有跳变沿时,进入INT1中断服务程序,首先读取T0当前值与预期值(Tb/2时常数),通过比较确定DCO相位与DK1数据跳变沿相位关系是超前或滞后,据此调整DCO相位。若DCO相位超前,则设置T0下周定时为Tb+δ,使DCO相位推迟;若DCO相位滞后,则设置T0下周定时为Tb-δ,使DCO相位提前,实现DCO相位与DK1数据相位锁定。总之,INT1中断服务程序实现DPD及DCO控制功能,T0定时器及其中断服务程序实现DCO功能。T1定时器及其中断服务程序实现延时即相移,使输出的位同步时钟CLK与DK1(或DK2)的相位差为0或180°:当传输系统频带不受限、采用MSK/FSK调制解调方式时,DK1为方波,接收端采用积分/采样/判决进行检测,两者相位差应为0,即CLK与DK1数据边沿对齐;当传输系统频带受限、采用GMSK/GFSK调制解调方式时,DK2(DK1经LPF后的信号)为钟形脉冲,CLK应对准DK2码元中点采样/判决,两者相位差为180°或Tb/2,如图2(d)所示。T1延时由P1.4输入信号MSKC控制。INT1、T0及T1中断服务程序框图如图3所示,主程序完成3个中断源初化及其他初始化后就踏步。

  位同步提取数字锁相环由CPU2实现,其P1.4输入的控制信号MSKC来自CPU1,由工作方式决定:在FSK/MSK工作方式时,MSKC=1;在GMSK/GFSK工作方式时,MSKC=0.

   

  对接收的随机数字信号,可近似认为两相邻码元中出现00、01、10、11的概率相等,其中有数据跳变的占一半。而对无DLF的数字锁相环而言,每发生数据跳变可调整相位,因此平均每2Tb s可调整相位,故同步建立时间为:

  

  有DLF的数字锁相环,调整相位的速率要比无DLF的低,故同步带比式(5)小。

  由式(1)、式(2)、式(5)可知,3个性能指标都取决于DCO周期调整步距δ:δ愈大,同步带愈大,同步建立时间愈短,但相位误差却增大了。所以δ应折中选取,在保证锁相环路能锁定(同步)的前提下,δ尽可能取小些,以减小相位误差。

  本设计采用单片机芯片实现数字电路相关器件,简化了相关器件复杂的逻辑电路设计,降低了系统的功耗和成本,提高了系统的可靠性。实现位同步的方法很多,本文讨论的是采用数字锁相环技术来提取位同步信号。在位同步提取中,如何缩小同步建立时间、降低位误差及增大同步保持时间是好的位同步设计的努力方向。


  
关键词:分析基于单片机的数字通信系统位同步提取

版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

OEM清单文件: OEM清单文件
*公司名:
*联系人:
*手机号码:
QQ:
有效期:

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:
技术客服:

0571-85317607

网站技术支持

13606545031

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!