AD/DA中的对齐问题
出处:blueprince 发布于:2011-09-08 09:47:21
对齐在数据处理中比较常用,特别是在AD和DA转换中经常见到。
顾名思义,左对齐(left-justified),即向左侧MSB位对齐;右对齐(right-justified),即向右侧LSB位对齐。例如一个10位的数据,存储在两个寄存器ADCH和ADCL中。下表为采用两种对齐方式时的存储示意图。

右对齐 左对齐
右对齐是比较常用的一种情况,在使用中,只需将ADCH和ADCL中的数据合并即可得到AD转换后的10位数据。那为什么会有左对齐出现呢?
大家都知道,在实际的AD转换中都会存在噪声的影响,所以虽然采用的为10位ADC,但是实际的转换结果可能达不到10位。比如在应用中,我们只需要8位数据就足够用了。这时左对齐的优势就体现出来了。我们可以只读取ADCH中的数据,而忽略ADCL中的数据。这在一些要求苛刻的场合,能够简化运算,节省宝贵的时间。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 深度解析信号链设计:从基础架构到实战要领2026/8/26 16:54:02
- 从频率到应用,晶振与时钟芯片选型攻略2026/8/21 16:34:37
- 低频时钟下,边沿辐射问题的成因与排查策略2026/8/19 16:20:02
- 深入剖析!高速信号串联电容尺寸的选择真相2026/7/20 15:26:04
- GMSL 信号链中的错误藏身之处2026/7/17 15:58:11









