近年来随着主流工艺线宽的不断缩小到90nm以下，同时人们对数字音频回放的质量要求越来越高，集成在SOC内部的音频处理模块慢慢的转变为单芯片解决方案。这样就对单芯片音频CODEC的功耗，性能和功能提出了更高的要求。武汉光华芯科技有限公司针对移动便携的应用设计的低功耗音频CODEC CJC8988,特别适用于对低功耗要求比较高的应用领域如无线耳机，便携mp3等，其中ADC的功耗1mW, DAC的功耗0.5mW, 芯片带有四路麦克风输入和四路耳机输出。芯片采用成熟的0.18μ CMOS工艺，工作电压1.8V,成本低廉，整个芯片所有通路工作时的总功耗为9mW,录音和回放通路的信噪比大于96db, 总谐波失真大于85dB.

　　1 CJC89888芯片特点：

　　芯片支持两路立体声输入，即可支持线性输入也可支持麦克风输入，单端输入或者差分输入可选，当采用差分输入可显著提高电源抑制比取得更好的录音效果。采用带有自动增益控制的可调增益放大器能保证恒定的录音音量。

　　芯片支持多路混音来应对复杂的应用环境，DAC回放和各模拟通路的混音功能保证了芯片的灵活应用。

　　片上24bit ∑△ADC, DAC采用了多阶过采样∑△架构来保证高性能和低的功耗要求。芯片带有数字音频处理功能，如3D音效增强功能和频率均衡器调节功能。3D音效增强的原理是利用增强左右声道的差异化的原理来达到空间立体感增强的效果。频率均衡器是采用几种不同的频率响应曲线来实现各种声音效果。

　　芯片采用去pop声的设计和上电配置顺序，可使得POP声的影响基本忽略不计。

图1: ∑△ADC & DAC block diagram

　　2 低功耗芯片设计要点

　　为了保证芯片低的功耗同时性能也没有妥协，需要对芯片的每个模块精心设置电流比例。

　　图1为音频处理简略框图，单端信号经过单转双驱动放大器和抗混叠滤波后的差分信号输入给调制器和抽取滤波器，完成AD的转换。DA是经过数字插值滤波器，重构滤波器后完成模数的转换。

　　ADC采用单环三阶多bit的架构，单环架构对电路的失配和运放的有限带宽和增益不敏感，采用了高通butterworth滤波器的噪声整形，在128倍过采样率下经过simulink仿真达到120bit的信噪比。在实际电路的实现中，运放的等效噪声和KT/C噪声不能被噪声整形，那么需要给予较多的面积和功耗的开销来满足整个ADC的信噪比要求以及带宽的要求。

　　采用多位量化器可以直接提高调制器的性能，但是反馈回路中多位DAC引入的误差会降低调制器的性能。由于工艺误差的原因，每一个电容单元的实际值与理想值有一定的差异，DAC的实际输出值与理想输出值就会不同。该误差会和该级的输入信号一样，没有经过衰减输出，导致量化器的谐波增加。这里采用动态校准，数据权重平均法DWA（Data Weighted Averaging），对DAC的误差表现为一阶噪声整形，将DAC的工艺误差移向高频范围，并依靠数字滤波器滤除。ADC前的驱动级同时完成单转双和抗混叠滤波的功能，采用classAB两级运放并要仔细的选择偏置电流，以保证在尽量低的偏置电流下避免交越失真同时保证THD谐波失真。

图2: ADC THD+N ratio vs input level with 1KHZ input

　　DAC采用3阶4bit DSM调制器，SC滤波器和重构滤波器来完成数模转换，这里仍然采用了DWA算法抑制电容工艺偏差，DAC的输入等效噪声要兼顾KT/C 噪声和运放噪声和热噪声。而SC滤波器的开关尺寸也要兼顾尽量小的时钟馈通效应下的线性度。测试取得了100dB的信噪比和88dB的THD+N, 而DAC的工作电流小于300μA.

图3: DAC THD+N ratio vs input level with 1KHZ input

　　对于音频芯片恼人的各种POP声问题，我们采用多种方法相结合。首先是上电的需要正确的配置顺序，同时各通路和模块的输出电压都尽量保持在共模电平，减小各通路切换时候因为电平差异带来的冲击。而音量调节需要在声音信号过零的时间点调节可减小冲击声，终的效果才能保证音频芯片的客户体验。

　　以上是此低功耗音频CODEC芯片的简要设计特点，在保证性能的同时获得化的功耗水平，得以满足低功耗便携设备的严格要求。