JESD204B协议解析
出处:电子技术设计 发布于:2014-10-13 11:20:15
在使用模数转换器(ADC)和数模转换器(DAC)设计系统时,我已知道了很多有关JESD204B接口标准的信息,这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分,这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师,所需要的就是了解其中的细微差别,这样才能充分利用JESD204B通过现有LVDS和CMOS接口提供的优势。
有了JESD204B,无需再:
● 使用数据接口时钟(嵌入在比特流中)
● 担心信道偏移(信道对齐可修复该问题)
● 使用大量I/O(高速串行解串器实现高吞吐量)
● 担心用于同步多种IC的复杂方法(子类1 和2)
我们来考虑一种由ADC 等数字源向FPGA发送数字数据的简单情况。在正确发送或接收数据之前,有几件事必须要做,如图1所示以及下文所说明的那样。
图 1 JESD204B 协议状态图
1. 代码组同步(CGS)- 不需要接口时钟,因此RX必须将其数位及字边界与TX串行输出对齐。RX 可向TX发送SYNC请求,让其通过所有信道发送一个已知的重复比特序列,本例中每字符每K 是K28.5。确切的字符比特序列可在标准中找到。RX 将移动每个信道上的比特数据,直到找到4个连续的K28.5字符为止。这时,它不仅将知道比特及字边界,而且已经实现了CGS。随后,它会取消对SYNC的断言,而TX和RX则都会进入下一个状态:初始信道对齐序列(ILAS)。
2. ILAS - JESD204B 协议的一个良好特性可实现通过RX模块中的一些FIFO/缓冲器吸收信道偏移。在实现CGS后,TX 可在每个信道上发送已知的字符帧集合,称为信道对齐序列(以每字符每R K28.0 开始,以每字符每A K28.3 结束)。收到对齐序列后,RX 会对数据进行FIFO缓冲,直到所有信道都收到完整的对齐序列。由于已经知道了整个序列,因此信道随后可重新对齐,这样每个信道上的任何信道偏移都可通过FIFO存储器吸收,而且,信道随后还可在相同的时间点、在RX 模块内释放该数据。这可缓解为串行解串器信道提供匹配布局的需求,因为信道偏移可通过FIFO存储器吸收。
3. 用户数据 - 在代码组同步及信道对齐后,就可正确接收用户数据。如果在该状态时用户数据无效,则需要重新启动本过程,RX 会发送一个SYNC请求重新开始该过程。
上一篇:超低功耗隔离技术比较及发展动态
下一篇:选择快速连接器需考虑的五大因素
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 一文详解IIC总线2025/8/7 17:10:39
- 保护接地和保护接零有什么区别2025/8/7 16:54:43
- lc和sc接口哪个更耐用2025/8/5 17:19:22
- RS232与RS485接口的详细区别对比2025/7/31 17:01:52
- lan接口和wan接口有什么区别2025/7/31 16:44:47