向 ADC 模型和 DAC 建模添加低通滤波器
出处:维库电子市场网 发布于:2023-12-07 16:49:42
对于带宽较低的 ADC,添加如图 1 所示的低通滤波器将提供更好的模型。
此外,正如我们上一篇文章部分中所讨论的,改进的模型将允许添加高达 6 dB 的加性高斯白噪声,以更好地匹配真实 ADC 的本底噪声。
制造商的模型是“行为”模型,而不是模型。与详细的 SPICE 模型或实际物理设备上的测量进行相同的比较。
数模转换器 (DAC) 模型
参考文献 [19] 到 [26] 提出了某种 DAC 模型,而 [27] 到 [29] 描述了 DAC 的特性,但没有描述模型。在那些提出模型的人中,大多数([19]、[20]、[22] 和 [23])提出的模型似乎是 DAC 设计者感兴趣的,而不是用户感兴趣的,给出了详细的特定模型来确定诸如 SNR 之类的东西,或者输出频谱上的时钟抖动。
其他人提出的模型似乎过于简单。这些是[25],它只考虑了削波而不进行量化;和[26],它将量化和裁剪建模为加性过程,仅对高斯输入有效。
参考文献 [21] 使用以下公式将 DAC 输出 (y(t)) 建模为 DAC 输入 (x(t)) 的函数:
y(t) = x(t) + y HQ (x(t)) + y CM (x(t)) + y VQ (x(t))
公式1
其中这些是相应的术语:
y HQ (x(t)) 解释“水平量化”(理想时间采样)
y CM (x(t)) 解释“时钟源调制”(时钟抖动)
y VQ (x(t)) 考虑“垂直量化”(幅度量化),包括积分非线性。
这些项的表达式并不是极其复杂,因此这可能会成为 DAC 仿真的良好模型。输入x(t)可以来自调制算法的浮点实现,或者来自具有输出 M 位的定点算法,其中 M > NE;其中 NE 是 DAC 的有效位数。
参考文献[24]提出了一个模型,该模型考虑了微分非线性(DNL)、积分非线性(INL)、增益和偏移误差、毛刺脉冲面积和稳定时间。
[24] 的图 5 显示了该模型的框图。它由加性随机误差组成,对 DNL 进行建模;添加时间的确定性函数来模拟故障;用于模拟 INL、增益和失调误差的多项式函数;延迟和时间转换(文中未解释);用于模拟稳定时间的低通滤波器;和噪声模型(文中也没有解释)。[24] 中的图 5 可以进行一些修改,生成图 2,它是图 1 中 ADC 模型的逆模型;如果由于量化导致的输出噪声不够,则可以添加附加噪声。
读者可能想知道,既然 DAC 的输入已经是数字的,为什么还需要图 2 中的采样器和量化器。
通常,对于模拟,可以使用连续时间浮点算法;将其转换为时钟定点版本是不值得的。(连续时间意味着模拟采样频率足够高,因此不会产生采样效应。)此外,DAC 接口上可用的实际位数(宣传的位数)通常大于 ENOB。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 查找控制回路设计中的不规则效应2024/7/26 16:06:04
- 圣邦微电子推出具有模拟电流检测功能的双通道车规级高压侧驱动器2024/7/26 11:15:19
- 波形发生器及其在 IC 测试中的作用2024/7/24 15:58:52
- Keysight - 波特率和比特率有什么不同?仪器测试带宽又该如何选?2024/7/19 11:37:09
- 控制和防止电感器中的磁芯饱和2024/7/18 16:38:37