双稳态触发器是构成时序逻辑电路的基础，它能够存储1位二进制数据（0或1），具有“记忆”功能。“双稳态”指的是电路有两个稳定的状态（0态和1态），在没有外部信号触发时，它能长期保持其中一个状态。

常见的双稳态触发器主要有以下几种类型，它们按功能和结构可分为两大类：基本触发器和时钟控制的触发器。

一、基本触发器：RS锁存器

这是简单、基础的触发器，是构成其他所有触发器的基础。它直接由输入电平控制，没有时钟信号。

• 构成：通常由两个交叉耦合的“或非门”或“与非门”构成。

• 功能：通过两个输入信号（S和R）来直接设置或复位输出。

• 分类：

  1. 由或非门构成的基本RS触发器（高电平有效）

     • 输入：S (Set, 置位端), R (Reset, 复位端)

     • 功能表：

       S	R	Q	!Q	功能说明
       1	0	1	0	置位（输出为1）
       0	1	0	1	复位（输出为0）
       0	0	Q	!Q	保持原状态
       1	1	0*	0*	非法状态（禁止）

     • 关键点：当S和R同时为1时，两个输出端Q和!Q都变为0，这违背了触发器输出互补的逻辑关系。当输入同时从1跳变到0时，输出状态是不确定的。因此，S=R=1是禁止使用的输入组合。

  2. 由与非门构成的基本RS触发器（低电平有效）

     • 输入：!S (Set, 置位端，低电平有效), !R (Reset, 复位端，低电平有效)

     • 功能表：

       !S	!R	Q	!Q	功能说明
       0	1	1	0	置位（输出为1）
       1	0	0	1	复位（输出为0）
       1	1	Q	!Q	保持原状态
       0	0	1*	1*	非法状态（禁止）

     • 关键点：与上述类似，!S和!R同时为0是禁止状态。

二、时钟控制的触发器

这类触发器引入了时钟脉冲（CLK或CP）作为控制信号。只有在时钟信号的特定边沿或电平到来时，输入信号才能影响触发器的状态。这是实际应用中主要的类型。

1. 同步RS触发器

• 特点：在基本RS触发器的基础上增加了时钟控制门，电平触发。

• 工作原理：只有当时钟信号CLK为有效电平（例如高电平1）时，S和R的输入信号才能被传递到内部的基本RS触发器上，从而改变输出状态。当CLK为无效电平时，触发器保持状态不变。

• 缺点：依然存在约束条件，即在CLK有效期间，S和R不能同时为1。

2. D触发器（数据锁存器）

• 特点：解决了RS触发器的约束问题，只有一个数据输入端D。

• 工作原理：在时钟有效边沿（或电平）到来时，将输入端D的数据直接传送到输出端Q。即 Q(next) = D。

• 优点：结构简单，从根本上避免了不确定状态。

• 分类：

  • D锁存器（电平触发）：在CLK为高电平期间，输出Q跟随输入D的变化而变化（透明）；CLK变低后锁存数据。

  • 边沿D触发器（边沿触发）：这是常用、重要的触发器。只在时钟信号CLK的上升沿或下降沿瞬间，才会采样输入D的值并更新输出Q，其他任何时刻输入变化都不会影响输出。抗干扰能力强，可靠性高。

• 应用：大量用于数据寄存器、移位寄存器、计数器等。

3. JK触发器

• 特点：功能强大、灵活的触发器。它完全解决了RS触发器的约束问题。

• 输入：J 和 K（类似于S和R，但功能更全面）。

• 工作原理（边沿触发）：

  • J=0, K=0: 时钟边沿到来后，保持原状态。Q(next) = Q

  • J=0, K=1: 时钟边沿到来后，复位（清零）。Q(next) = 0

  • J=1, K=0: 时钟边沿到来后，置位（置1）。Q(next) = 1

  • J=1, K=1: 时钟边沿到来后，翻转（计数）。Q(next) = !Q

• 优点：功能完备，没有禁止状态。翻转功能（Toggle） 使其非常容易用于构成计数器。

• 应用：计数器、分频器、状态控制等。

4. T触发器

• 特点：可以看作是JK触发器的特例。

• 功能：

  • 当输入T=0时，时钟边沿到来后保持状态。

  • 当输入T=1时，时钟边沿到来后翻转状态。Q(next) = !Q

• 实现：通常由JK触发器实现（将J和K短接在一起作为T输入端）。

• 应用：主要用于计数器和分频器。