在芯片模拟与数模混合工艺设计的领域中，MIM（Metal - Insulator - Metal，金属 - 绝缘体 - 金属）金属绝缘电容宛如一颗璀璨的明珠，是高频电路、稳压电路、高精度采样电路里常用的无源器件。对于熟悉版图设计的工程师而言，他们都十分清楚，在常规工艺里的 MIM 电容，几乎全部排布在顶层厚金属之间，极少会放置在 M1、M2 这两层底层金属中间。这一设计选择并非是行业惯例式的随意决策，而是综合考虑芯片制造工艺、电学性能、版图资源利用率和长期可靠性等多方面因素后得出的方案。
　　一、芯片晶圆制造工艺角度
　　从芯片晶圆制造的工艺角度来看，M1、M2 层间本身就不具备制作标准 MIM 电容的条件。真正的 MIM 电容，其是依靠上下金属极板之间的专用高介电常数介质薄膜来实现储能的。这类介质材料包含氮化硅、氧化铝、氧化铪等，它们和普通金属层间的氧化隔离层有着本质区别。要形成合格的 MIM 结构，必须在两层金属之间额外增加薄膜淀积、光刻、刻蚀等全套专属工艺步骤。
　　底层的 M1、M2 金属层本身工艺属性特殊，并不适配这套专属工序。这两层金属厚度极薄，一般仅在 0.05 至 0.15 微米区间，机械强度较差，无法承受高 k 介质薄膜沉积过程中产生的应力。后续电容图形刻蚀工序也极易造成金属断线、板面孔洞、电阻异常升高等工艺缺陷。如果强行在 M1、M2 之间增设 MIM 介质制程，整片晶圆的工艺复杂度会大幅增加，底层密集的金属布线会让良率急剧下滑，生产成本也会失控，完全不符合量产工艺的经济性要求。
　　二、电学性能方面
　　抛开工艺制造层面，将 MIM 电容放在 M1、M2 层间，会带来一系列无法规避的电学性能缺陷，严重影响电路工作精度。
　　电容密度极低：M1、M2 之间仅为普通二氧化硅氧化层，介电常数仅有 3.9 左右，远低于专用高 k 介质。同等版图面积下，此处制作的平行板电容容值，仅为标准顶层 MIM 电容的三分之一甚至五分之一，会极大浪费芯片面积，这在高密度芯片设计中是无法接受的。
　　寄生参数带来的性能恶化：M1、M2 属于底层布线金属，紧贴晶体管、栅极、有源器件等结构。若在此处制作电容，下极板会和硅基底、周边器件产生极大的对地寄生电容。电路工作时，数字模块的开关噪声、晶体管的沟道噪声都会通过寄生路径耦合至电容内部，直接拉低模拟电路的信噪比，让 LDO（低压差线性稳压器）、PLL（锁相环）、DAC（数模转换器）等高精度电路的工作稳定性大幅下降。
　　等效串联电阻问题：底层薄金属的方块电阻本身偏大，用作电容极板会引入很高的等效串联电阻。在高频工作场景下，过高的串联电阻会降低电容自谐振频率，彻底削弱电容的滤波、稳压、储能作用，无法满足高频模拟电路的设计需求。而顶层厚金属电阻极低，等效串联损耗几乎可以忽略，电学性能优势十分明显。
　　耐压与漏电问题：M1、M2 层间氧化层厚度较薄，击穿电压低、漏电量大，不仅耐压能力不足，长期工作的漏电损耗也会影响电路功耗与可靠性。
　　三、版图布线资源约束
　　版图布线资源的约束，也是放弃 M1、M2 层间 MIM 电容的关键原因。M1 和 M2 是芯片的互联金属层，承担着所有晶体管源漏、栅极、片上电阻、接触孔的连接任务，布线资源本身就极度紧张、寸土寸金。而 MIM 电容需要大面积完整、无断裂的金属极板，一旦占用大片 M1、M2 区域，会直接挤占器件互联通道，导致整体布线难度激增，甚至出现关键线路无法连通的情况，极大提升版图设计难度与迭代成本。
　　四、器件长期工作可靠性
　　器件长期工作的可靠性问题也不容忽视。底层金属厚度薄、电流承载上限低，电迁移风险远高于上层厚金属。MIM 电容工作时会产生瞬时充放电大电流，若依托 M1、M2 极板工作，长期运行后极易出现金属电迁移、极板断裂失效的问题，大幅降低芯片使用寿命。而上层厚金属电流承载能力强，抗应力、抗老化性能更优，完全适配 MIM 电容的长期工作需求。

　　综合来看，M1、M2 层间不设置 MIM 电容，是工艺可行性、电学性能、版图资源、量产成本与长期可靠性多重维度权衡后的必然结果。底层金属的结构缺陷、寄生干扰、资源紧缺等固有问题，决定了其无法满足高性能 MIM 电容的制作需求，而上层厚金属层的结构与工艺特性，才是适配 MIM 电容集成的方案。