为使产品在市场竞争中处于有力地位，在工业仪器仪表中，单色液晶屏逐渐被彩色屏取代是必然趋势。本设计针对在工业仪表中具有较好应用背景的群创公司TFT模拟液晶屏AT056TN04,采用FPGA技术实现其驱动控制器设计。
　　1显示存储器安排
　　液晶控驱动时序控制器是在系统时钟、行同步时钟和帧同步时钟的控制下循环地把显示存储器中的数据送到液晶屏上，同时在微处理器的控制下完成显存数据的更新。为简化设计，液晶屏像素的每种颜色均采用1 b量化，可实现8种基本颜色，电路实现简单。为方便结构安排，液晶屏左上角点坐标为（0,0），右下角坐标为（233,319）。选用64 KB的SRAM作为显示存储器，每个存储单元表示液晶屏上8个相邻像素的一种颜色分量，其中红色存储在尾地址为00的单元中，绿色是01,蓝色是10.虽浪费尾地址为11的单元，寻址却十分方便。16位地址线的高8位为行地址，中间6位为列地址，低两位为颜色地址。
　　2液晶驱动时序设计
　　AT056TN04驱动信号中最重要的接口信号分别是：帧开始脉冲STV、扫描驱动移位时钟CKV、扫描驱动输出使能控制OEV、公共电极驱动信号Vcom、数据驱动输出使能控制OEH、行扫描开始脉冲STH、数据采样和移位时钟CPH.AT056TN04显示流程如下：首先是帧开始信号STV启动一帧数据的显示，经过一段时间OEV由低到高维持tOEV后再由高到低，同时VCOM发生跳变，OEH由高到低维持tOEH后再由低到高跳变，经过tDISI后STH由低到高跳变，维持tSTH后再由高到低跳变，从而启动行的显示。在此期间CKV由低到高维持tCKV后，由高到低。一行显示完成后，再换下一行显示，如此重复下去。一帧数据显示完后，再不断循环此过程，其时序细节如图1所示。

　　图中所有时间间隔均为CPH的整数倍，因此用计数器tcph对CPH计数，判断tcph的值便可产生其他控制信号，同时保证各路信号同步。各接口信号时间要求在AT056TN04的手册中已经给出，CPH是整个时序中最小的单元，其周期为154 ns,误差不能超过4 ns.采用13 MHz的有源晶振，时钟周期为76.9 ns,对其进行2分频，得到153.8 ns的CPH时钟。AT056TN04每帧数据包含256~268行，真正的显示行数是234行，其中的少部分行是不显示数据的。外部控制器可以在这些不显示数据的行里对显示存储器进行读写操作。本设计的每帧数据显示行数设定为260行，那么STV就是每隔260行会产生一个脉冲，用一个行计数器th,当tcph为260（即一行显示完）后th加1,以产生STV,STV出现后要延时tsv（3行）。每行时间设计为800个CPH,tcph的计数状态如图2所示。
　　3液晶屏刷新模块设计
　　AT056TN04配置为从左到右从上到下的扫描方式，每次读入存储8个点的三色信息（3 B），每个CPH时钟下RGB三字节数据同时向左移动一位，在PFGA的RGB输出脚接4.7 kΩ的上拉电阻到5 V电源，产生VR,VG,VB信号驱动液晶屏。在RAM读写控制模块和时序模块的作用下控制器将显示RAM中的图像数据循环的送到液晶屏上显示。使用计数器th和tcph就可以方便产生地址，从而实现对RAM（RAM（随机存取存储器）RAM -random access memory 随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。）的读写操作。其中th值作为行地址用，tcph[9:4]作为列地址，tcph[1:0]作为颜色地址。
　　在QuartusⅡ中的仿真结果如图3,图4所示，其中图3是换行时的各信号的波形，图4是换帧时各信号的波形。从结果可以看出，波形完全满足设计要求。

　　4结  语
　　在合理的存储器安排和行列计数器设计基础上，巧妙地完成液晶时序控制和显示存储器数据的读写，实现对AT056TN04的8种基本颜色的显示控制。由于采用FPGA设计，稍加修改便能以软核的形式应用于其他液晶模块，克服了单色液晶模块色彩单调，而颜色丰富的数字彩色屏价格贵的缺点。对颜色要求不高的工业仪器仪表中具有一定的应用价值。