在芯片制造与应用的过程中，芯片测试是确保芯片性能和质量的关键环节。从事芯片测试工作的人员，常常会涉及到 Continuity 测试、Leakage 测试、GPIO drive capability 测试、GPIO pullup/pulldown resistor 测试、standby idd、run idd、IDDQ、MBIST、SCAN 等多种测试。下面，我们将对这些测试的基本原理进行详细总结。
　　1. Continuity 测试（即 OS 测试）
　　该测试主要用于检测芯片的 open/short 特性，也就是测量芯片 pin 脚与 VDD 或者 GND 之间是否存在短路（short）或断路（open）情况。在测试某一 pin 的 OS 时，需将 VDD 设置为 0V，同时让其他 pin 的电压也都为 0。
　　当测试某一 pin 对 GND 的 OS 时，ATE（自动测试设备）会从 pin 抽一个 100uA 的电流，此时下方的二极管导通。在正常工作状态下，测得的电压应该在 -0.2V ~ -0.7V 之间。而测试某一 pin 对 VDD 的 OS 时，ATE 会从 pin 灌入 100uA 的电流，上方的二极管导通，正常情况下测得的电压应该在 0.2V ~ 0.7V 之间。若出现 short 情况，测得的电压通常接近 0V；若为 open 情况，测得的电压一般为 5V /-5V（测试程序中设置的钳位电压）。
　　2. Leakage 测试（漏电流测试）
　　在进行该测试时，一般先将芯片正常上电，然后把 pin 配置成 input 状态。接着分别给 pin 上灌入 VSS（0V）和 VDD 的电压，并测量该 pin 上的电流，通常测量值在 -1uA ~ 1uA 之间。当 pin 电压等于 VDD 时，测得的电流为对 GND 的漏电流；当 pin 电压等于 VSS 时，测得的电流为对 VDD 的漏电流。
　　3. GPIO drive capability 测试（GPIO 的驱动能力测试）
　　GPIO drive capability 一般对应 datasheet 中的 VOH/VOL 或者 IOH/IOL 指标，实际上 VOH/VOL 和 IOH/IOL 是同一指标的不同测试方法。
　　对于 VOH 或者 IOH 的测试，将 GPIO 配置成 output 模式，并输出高电平（逻辑 1）。测量 IOH 时，ATE 在 pin 上施加 VDD - 0.8V 电压，此时该 pin 上的电流即为 IOH；测量 VOH 时，ATE 从该 pin 拉 5mA / 20mA 电流（根据该 pin 的驱动能力而定），此时该 pin 上测得的电压即为 VOH。
　　对于 VOL 或者 IOL 的测试，同样将 GPIO 配置成 output 模式，但输出低电平（逻辑 0）。测量 IOL 时，ATE 在 pin 上施加 0.8V 电压，此时该 pin 上的电流即为 IOL；测量 VOL 时，ATE 从该 pin 灌入 5mA / 20mA 电流（视该 pin 的驱动能力而定），此时该 pin 上测得的电压即为 VOL。

　　

　　4. Pullup/Pulldown resistor 测试
　　该测试的目的是测量芯片引脚内部的上拉 / 下拉电阻的大小。测试时需将该 pin 配置成 input 模式。
　　测试上拉电阻时，将该 pin 配置成 input 状态，同时打开 pullup 设置，给 pin 脚施加电压 0V，测量 pin 脚上的电流，然后根据 R = U / I 即可计算出上拉电阻的阻值。
　　测试下拉电阻时，将该 pin 配置成 input 状态，同时打开 pulldown 设置，给 pin 脚施加 VDD 电压 5V，测量 pin 脚上的电流，再根据 R = U / I 计算出下拉电阻的阻值。

　　5. standby idd
　　对于 MCU（微控制器）而言，standby idd 是在 standby mode（待机模式）下测量 VDD pin 上的电流。Standby mode 通常是芯片的低功耗模式，此时芯片内部大部分时钟处于关闭状态，仅保留 LPO 时钟作为芯片的唤醒时钟。需要注意的是，在测量 standby idd 时，一般要将 VDD pin 上并接的电容去掉，因为电容的充放电过程可能会对电流测量产生影响。
　　6. Run idd
　　Run idd 的测试与 standby idd 基本相同，只是要让芯片处于 run mode（运行模式），有些测试还会要求打开外设的时钟。
　　7. IDDQ
　　IDDQ 即静态电流，指 CMOS 电路在稳定状态（无信号跳变）下的电源电流。在无缺陷的 CMOS 电路中，静态电流应接近零（仅有漏电流，一般为微安级）。正常情况下，CMOS 逻辑在稳态时，PMOS 和 NMOS 管不同时导通，理论上静态电流很小。然而，物理缺陷（如栅极氧化物短路、电源 / 地桥接）会形成额外的电流路径，导致 IDDQ 升高。
　　8. MBIST
　　MBIST 一般指 SRAM（静态随机存取存储器）的测试，它采用芯片内部自建的一些测试逻辑来进行。机台只需通过 JTAG 接口下达测试指令，即可从 TDO 接口获取测试结果。MBIST 测试结束后，一般会有两个信号输出：BIST_DONE 和 BIST_FAIL。
　　　9. SCAN
　　scan 是把普通寄存器替换成可扫描的寄存器，目的是创建 control 和 observation 点，然后将所有的可扫描寄存器连接在一起串成扫描链 (scan chain)。利用扫描链，工具会自动产生测试 patterns，使寄存器处于特定的值 (control)，然后将期望的值移出来进行对比 (observe)，以此判断芯片是否存在缺陷。SCAN 测试一般分为 stuck - at 和 transition 测试，stuck - at 测试可以覆盖固定电平缺陷，但对时序敏感缺陷无效；transition 测试则主要针对时序路径的延迟缺陷。