分频减法计数电路
出处：混口饭吃 发布于：2011-08-25 16:46:17 | 2075 次阅读
如图为可逆、可预置计数器CD4029构成的任意N分频减法计数电路图，U/D接L电平进行减法计数，B/D接L电平按BCD输出码进行计数，低位的Co进位到高位的CT输入进行进位计数，按BCD计数连接可实现0-299分频。
该电路每当各级CD4029均计数到全零状态时，各级的Co=L电平，通过3输入NOR门译码就在PE端出现正脉冲，将各级预置设定数字并行置入内部，再开始新的计数循环，PE端出现的瞬变脉冲就是分频后的输出信号，其周期是计数时钟CLK（即fin）周期的N倍。
0次
上一篇：用于负脉冲输出的微分的电路
下一篇：传统倍频电路原理图
版权与免责声明
凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，https://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
电路图分类
广告
热门电路图
最新电路图
