你好，欢迎来到维库电子市场网
基于CSMC工艺的零延时缓冲器的PLL设计
1 引言 本文在传统锁相环结构的基础上进行改进，设计了一款用于多路输出时钟缓冲器中的锁相环，其主 要结构包括分频器、鉴频鉴相器(PFD)、电荷泵、环路滤波器和压控振荡...
分类：模拟技术 时间：2010-08-27 阅读：3478 关键词：基于CSMC工艺的零延时缓冲器的PLL设计零延时缓冲器
扫码下载APP， 一键连接广大的电子世界。
在线人工客服
0571-85317607
网站技术支持
13606545031
客服在线时间周一至周五 9:00-17:30
关注官方微信号， 第一时间获取资讯。
联系人：
联系方式：
