HYB25D256800CL-6 Datasheet

  • HYB25D256800CL-6

  • 256 Mbit Double Data Rate SDRAM

  • 3260.54KB

  • 94页

  • INFINEON   INFINEON

扫码查看芯片数据手册

上传产品规格书

PDF预览

HYB25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit Double-Data-Rate SDRAM
Timing Diagrams
5
5.1
Timing Diagrams
Write Command: Data Input Timing
The timing diagrams in this chapter give an overview of possible and recommended command sequences.
Figure 39
shows DQS versus DQ and DM Timing during write burst.
t
DQSL
t
DQSH
DQS
t
DH
t
DS
DQ
DI n
t
DH
t
DS
DM
DI n = Data In for column n.
3 subsequent elements of data in are applied in programmed order following DI n.
Don鈥檛 Care
Figure 39
Data Input (Write), Timing Burst Length = 4
Data Sheet
77
Rev. 1.6, 2004-12

HYB25D256800CL-6相关型号PDF文件下载

您可能感兴趣的PDF文件资料

热门IC型号推荐

扫码下载APP,
一键连接广大的电子世界。

在线人工客服

买家服务:
卖家服务:

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号,
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人:

联系方式:

按住滑块,拖拽到最右边
>>
感谢您向阿库提出的宝贵意见,您的参与是维库提升服务的动力!意见一经采纳,将有感恩红包奉上哦!