您的位置：维库电子市场网 > Datasheet > ADSP-21262

ADSP-21262 Datasheet

  • ADSP-21262

  • SHARC? Embedded Processor

  • 1640.00KB

  • 49页

  • AD

阅览下载 纠错 0

扫码查看芯片数据手册

上传产品规格书

PDF预览

ADSP-21262
Clock Input
Table 10. Clock Input
Parameter
Timing Requirements
t
CK
CLKIN Period
t
CKL
CLKIN Width Low
t
CKH
CLKIN Width High
t
CKRF
CLKIN Rise/Fall (0.4 V 鈥?2.0 V)
t
CCLK
CCLK Period
3
1
2
200 MHz
Min
15
1
6
1
6
1
5
Unit
Max
160
2
80
2
80
2
3
10
ns
ns
ns
ns
ns
Applies only for CLKCFG1-0 = 00 and default values for PLL control bits in PMCTL.
Applies only for CLKCFG1-0 = 01 and default values for PLL control bits in PMCTL.
3
Any changes to PLL control bits in the PMCTL register must meet core clock timing specification t
CCLK
.
t
CK
CLKIN
t
CKH
t
CKL
Figure 7. Clock Input
Clock Signals
The ADSP-21262 can use an external clock or a crystal. See
CLKIN pin description. The programmer can configure the
ADSP-21262 to use its internal clock generator by connecting
the necessary components to CLKIN and XTAL.
Figure 8
shows
the component connections used for a crystal operating in fun-
damental mode. Note that the clock rate is achieved using a
12.5 MHz crystal and a PLL multiplier ratio 16:1
(CCLK:CLKIN).
CLKIN
1M
XTAL
C1
X1
C2
NOTE: C1 AND C2 ARE SPECIFIC TO CRYSTAL SPECIFIED FOR X1.
CONTACT CRYSTAL MANUFACTURER FOR DETAILS. CRYSTAL
SELECTION MUST COMPLY WITH CLKCFG1-0 = 10 OR = 01.
Figure 8. 200 MHz Operation with a 12.5 MHz Fundamental Mode
Crystal
Rev. A |
Page 19 of 44 |
May 2004

ADSP-21262相关型号PDF文件下载

您可能感兴趣的PDF文件资料

热门IC型号推荐

©2024 维库电子市场网（www.dzsc.com）　备案号：浙B2-20050339-1 经营许可证：浙B2-20210386版权声明
买家服务热线：0571-85317607 | 买家服务部QQ： QQ:1609526468
卖家服务热线：0571-85317607 | 卖家服务部QQ： QQ:331652727

扫码下载APP，
一键连接广大的电子世界。

在线人工客服

买家服务：
卖家服务：

0571-85317607

客服在线时间周一至周五
9:00-17:30

关注官方微信号，
第一时间获取资讯。

建议反馈
返回顶部

建议反馈

联系人：

联系方式：

按住滑块，拖拽到最右边
>>
感谢您向阿库提出的宝贵意见，您的参与是维库提升服务的动力！意见一经采纳，将有感恩红包奉上哦！

PDF纠错X

投诉电话：0571-85317607 投诉QQ：

如选匿名将无法为您反馈投诉结果，建议实名投诉！