带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
3
BGA/1507+
一定原装房间现货
带有此标记的料号：
1. 表示供应商具有较高市场知名度，口碑良好，缴纳了2万保证金，经维库认证中心严格审查。
2. 供应商承诺此料号是“现货” ，如果无货或数量严重不足(实际数量不到显示数量一半)，投诉成立奖励您500元。
2268
BGA/2101+
全新原装现货库存 询价请加 有其他型号也可咨询
5620
BGA/23+
国企优质供应商 军*工*认证 公司现货
980
BGA/2218+
FPGA现货增值服务商，原厂原装
800
FBGA/23+
原装现货，高端渠道
75
FBGA/23+
渠道商，有货，原厂原装，带COC
800
FBGA/23+
原装现货，高端渠道
75
FBGA/23+
渠道商，有货，原厂原装，带COC
393
20+/BGA
主营XILINX--ALTERA军工院所合格供应方
378
FBGA672/-
主营XILINX--ALTERA军工院所合格供应方
1200
BGA672/21+
一律进口原装，假一罚十，实单请详询
EP2S60F672C5N
6800
BGA Welcome to www.zhjgic.com/1802+
原装正品，中国军工行业优质供应商
EP2S60F672C4N
2865
BGA/1608+
特价特价全新原装现货
EP2S60F672I4N
50000
BGA/23+
原装现货
EP2S60F672I5N
50000
BGA672/21+
奥利腾只做原装现货，实单价优可谈
EP2S60F672I4N
4000
672FBGA/2023+
原装原厂代理 可免费送样品
EP2S60F672I4N
65200
BGA/22+
全网价，认准华盛锦
EP2S60F672I4N
50000
BGA/23+
原装现货
EP2S60F672C3N
642
BGA/21+
xilinx嵌入式分銷商
EP2S60F672I4N
500
BGA627/-
原装，假一赔十，提供一站式配套服务
EP2S60F672C3
(EP2Sxxx) Stratix II Device Family
Altera
EP2S60F672C3PDF下载
EP2S60F672C4
IC STRATIX II FPGA 60K 672-FBGA
Altera
EP2S60F672C4PDF下载
EP2S60F672I4N
101 Innovation Drive
San Jose, CA 95...
EP2S60F672I4NPDF下载
EP2S60F672I4N
101 Innovation Drive
San Jose, CA 95...
EP2S60F672I4NPDF下载
EP2S60F672I4N_1101
101 Innovation Drive
San Jose, CA 95...
EP2S60F672I4N_1101PDF下载
EP2S60F672I4N_1101
101 Innovation Drive
San Jose, CA 95...
EP2S60F672I4N_1101PDF下载
的通用处理平台。拟定cdma解扩解调模块的总体方案框图如图2.1所示。 中频agc单元控制70mhz中频输入信号的输入能量，经器件ad6640采样后送入fpga信号处理模块进行数字下变频到i/q路基带，再将i/q路基带信号送入并行检测模块进行用户检测；并行检测模块采用大规模可编程逻辑器件altera公司的ep2c70f672来实现，主要是通过并行匹配滤波器来完成搜索范围之内的pn码，被检测出来的pn码再反馈送入fpga信号处理模块进行解扩解调处理。fpga信号处理模块采用altera公司的ep2s60f672来实现，该部分由16个模块组成，每一个模块都可以完成地址码捕获与跟踪、相关解扩、相位估计、基带解调等功能，输出维特比软判决数据信号；主控单元也在ep2s60f672中设计实现，该单元完成dds控制、adc采样频率配置、载频初始化配置、地址码配置、工作状态检测等功能，各种配置与检测信息通过网络接口用计算机控制输入。无线soc开发平台499元 s3c44b0 arm7开发板378元 s3c2410 arm9开发板780元 at91sam7s64 arm7 图2 cdma信号接收设备总体方
的软件流程是根据ad9516的读时序，写入读指令，最后由读模块读取ad9516的寄存器数值。具体fpga设计如图2所示。 在完成fpga设计后，由于整个系统控制都是由dsp完成，因此需对dsp进行编程。以下给出部分dsp（ts一201）的写ad9516的程序代码，其中系统寄存器配置为0x189067:64位总线，慢速协议。 最后根据fpga设计，利用quartus ii仿真，写ad9516模块的软件仿真如图3所示。fpga采用ahera公司的stratixtm ii系列的一款ep2s60f672器件。其仿真结果与ad9516的写时序完全吻合。 4 结语 交叉采样系统时钟源性能是决定整个采样系统指标的关键。基于此，本文提出了利用ad9516给高速a/d转换提供采样时钟的设计方案。实践证明，利用这种方法产生的时钟能够满足四通道a/d转换实现440 mhz的交叉采样的时钟要求，可供其他高速a/d转换的设计人员借鉴。
联系人：
联系方式：
