浅析FPGA和专用DSP的原理及应用
出处:电子发烧友 发布于:2018-09-21 13:37:07
图1 典型FIR滤波器的实现
实现方法
从图像压缩到确定数据取样的频谱成分,在不同的应用中都用FFT。实现FFT有多种方法。通用的方法是通用Cooley-Tukey时间抽取,把FFT分解成若干更小的FFT。简单的实现方法是用Radix-2蝶形单元(图2),其输入数据必须传递倍数。这种计算概念上是简单的;然而,图左边所有的乘和加是用复数计算的,所需要的乘和加的实数是更复杂的问题(如图右边所示)。
IIR滤滤器除引入反馈通路外,它类似于FIR滤波器。这些反馈通路使IIR滤波器的设计和分析比FIR更复杂。然而,对于相同硅面积,IIR方法可提供更强的滤波器。尽管有几种IIR结构,但是,一种通用的结构是用2阶四次方结构(图3)。
很多应用是用混频器来变换信号频率。概念上,可用单个乘法器,而在数字应用中,用复数形式表示不少优点。一般的形式是信号表示是为I和Q分量。
DSP选择
做为这些通用功能应用,大多数DSP应用的是乘、加、减或累加。通用DSP芯片与通用微处理器结合能有效地实现这些功能。乘法器数量通常1“4个,而微处理器通过乘和其他功能定序通过的数据,存储中间结果在存储器或累加器。主要靠提高乘法所用的时钟速度来提高性能。典型时钟速度为几十MHz”1GHz。性能用每秒MMAC(百万乘累加)度量,典型值10“4000。
需要较佳功能必须并联组合多个DSP引擎。这种方法的主要优点是直接实现用编程语言(如C语言)编写的算法。
DSP定向的FPGA能在一个芯片上并行实现很多功能。通用发送、逻辑和存储器资源互连功能、执行加**能、定序和存储数据。某些基本器件仅提供乘法支持,需要用户建造其他逻辑功能。更复杂的器件提供加、减和累加功能做为DSP构建单元的一部分。FPGA通常带有几十乘法器单元,可工作在几百MHz的时钟频率。
上一篇:51单片机的基本组成结构解析
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 51单片机中的STC89C522024/9/5 17:57:34
- 单片机Hex文件的格式详解2024/8/22 17:28:29
- STC89C52单片机的原理及应用2024/8/20 17:40:22
- 单片机的概念/组成/分类/应用2024/7/23 17:37:27
- Microchip 发布PIC16F13145系列MCU,促进可定制逻辑的新发展2024/4/23 15:34:17