手机端|
  • 手机版

  • Android APP

  • 微信公众号

您好,欢迎来到维库电子市场网  登录 | 免费注册

如何避免电路中的闩锁效应?

出处:与非网 发布于:2019-07-03 13:41:45 | 348 次阅读

  闩锁效应 (Latch Up) 是在器件的电源引脚和地之间产生低阻抗路径的条件。这种情况将由触发事件(电流注入或过电压)引起,但一旦触发,即使触发条件不再存在,低阻抗路径仍然存在。这种低阻抗路径可能会由于过大的电流水平而导致系统紊流或灾难性损坏。在设计电路应用时,需要确保应用于器件的电压和电流水平符合绝对最大额定值要求。
  在电路设计时, 可以考虑以下建议来防止闩锁问题。
  1. 如果由于上电排序而发生闩锁,可以利用二极管与VDD串联。
  如果任何时候器件的数字输入或输出都超过VDD,可以在VDD串联二极管(如下图使用1N914)来阻止SCR触发和随后的闩锁产生。这是因为二极管能够防止寄生横向PNP晶体管的基极电流从VDD引脚流出,从而防止SCR触发。

 

   2 将肖特基二极管添加到DGND(数字地)可防止电压不足
  如果器件的数字输入和输出随时低于DGND,那么从这些输入或输出连接到DGND的肖特基二极管将有效地将负偏移钳位在-0.3V至-0.4V之间。 这可以防止寄生NPN晶体管的发射极与基极结导通,并且还可以防止SCR触发。

  

   3在DGND和AGND (模拟地) 之间连接肖特基二极管
  如果DGND电位偶尔会超过AGND 0.3V或更多,则可以在器件两个引脚之间a放置肖特基二极管来阻止相关寄生NPN晶体管的导通。 这提供了额外的防止闩锁的保护。 此外,前面提到的反向并联连接的额外二极管可以在另一个方向上将DGND限制到AGND,这样就大大减少了数字噪声被注入器件的可能性。

0次
关键词:闩锁效应

版权与免责声明

凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,http://www.dzsc.com,违反者本网将追究相关法律责任。

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。