DSP处理器与FLASH存储器的接口设计
出处:iammercy 发布于:2006-06-21 14:06:01
FLASH存储器是新型的可电擦除的非易失性只读存储器,属于EEPROM器件,与其它的ROM器件相比,其存储容量大、体积小、功耗低,特别是其具有在系统可编程擦写而不需要编程器擦写的特点,使它迅速成为存储程序代码和重要数据的非易失性存储器,成为嵌入式系统必不可少的重要器件。DSP与FLASH存储器的接口设计是嵌入式系统设计的一项重要技术,本文以基于三个C6201/C6701 DSP芯片开发成功的嵌入式并行图像处理实时系统为例,介绍这一设计技术。
1 C6201/C6701新一代DSP处理器
1.1 C6201/C6701的特点及外部存储器接口EMIF
C6201为通用32位定点DSP处理器,C6701为通用32位浮点DSP处理器,它们采用并行度很高的处理器结沟,从而具有许多突出的特点:
DSP核采用改进的超长指令字(VLIW)体系结构和多流水线技术,具有8个可并行执行的功能单元,其中6个为ALU,两个为乘法器,并分成相同功能的两组,在没有指令相关情况下,可同时执行8条并行指令;
·具有32个32位通用寄存器,并分成两组,每组16个,大大加快了计算速度;
片上集成了大容量的高速程序存储器和数据存储措,可以200Mbit/s的速度访问,并采用改进的多总线多存储体的哈佛结构。程序存储器为64K字节、256位宽.每个指令周期可读取8个指令字,还可灵活设置为高速CACHE使用;数据存储器采用双存储块,每个存储块又采用多个存储体,可灵活支持8/16/32位数据读写。C6701还可支持64位访问,每个时钟可访问双32位故据.C6701还可访问双64位IEEE双浮点数据; 片上集成了32位外部存储器接口EMIF,并且分成4个时序可编程的空间(CE0、CEl、CE2、CE3),可直接支持各种规格SDRAM(除CEl空间外)、SBSRAM、SRAM、ROM、FLASH、FIFO存储器。同时,CEl空间还可直接支持8/16位宽的异步存储器读访问,EMIF接口信号如图1所示;
片上集成了4个主DMA控制器和一个辅助DMA控制器:
片上集成了两个32位多功能定时器;
片上集成了两个多通道通用串行通讯口;
片上集成了16位宿主机HPI端口,与EMIF端口一起。可支持构成并行多处理器系统;
片上集成的锁相循环PLL电路,具有4倍频外部时钟的功能,从而在外部可采用较低的时钟电路,而在片内可高频(120MHz、150MHz、167MHz、200MHz)地进行计算;
片上集成了符合IEEE标准的JTAG在系统仿真接口,大大方便了硬件调试;
具有一个复位中断,一个非屏蔽中断,4个边沿触发的可编程的可屏蔽中断;
双电源供电,内核电源为1.8V,外围设备电源为3.3V,功耗低于1.5W;
采用352BGA小型球栅阵列封装,体积很小;
具有丰富的适合数字运算处理的指令集,并且所有的指令为条件转移指令。
C6201/C6701高度的并行结构特点、高速的时钟频率使其具有高达1600MIPS和400MMAC的运算能力,比通常使用的DSP计算速度快十几倍,甚至几十倍,再加上其具有并行执行、多功能、多任务的能力和丰富的指令集以及体积小、功耗低、易于使用的特点,使它非常适合在嵌入式实时系统中应用;同时TI公司开发了高效的C编译器和多功能的集成开发系统CODE COMPOSER STUDIO(简称CCS)以及高性能的仿真器,大大简化程序代码的编写与调试。
版权与免责声明
凡本网注明“出处:维库电子市场网”的所有作品,版权均属于维库电子市场网,转载请必须注明维库电子市场网,https://www.dzsc.com,违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。
如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
- 如何更好的理解lwip协议?2024/4/28 17:20:13
- 802.11ac连接的推荐设置_802.11AC无线网桥的配置和注意事项2024/4/28 17:10:43
- matlab是什么编程语言?2024/4/28 17:04:06
- VCC,VDD,VEE,VSS在电源原理图中有什么区别?2024/4/26 17:36:58
- 低压配电系统设计规范_低压配电系统设计注意事项2024/4/26 17:33:06