本文给出了快速响应FSK控制环路模拟前端的详细设计方案。用两片MAX176 ADC分别量化两个输入通道并控制FSK调制器的PLL。这一独特、简单的结构将电路尺寸和环路延迟时间降至，从而得到一个简单的FSK调制器。文中介绍了部份经过测试的基本控制回路。

控制回路基础
FSK控制回路的模拟前端包括三个主要部件：ADC、锁相环(PLL)、压控振荡器(VCO) ()。ADC对输入信号进行数字化处理并控制PLL。PLL锁定频率并稳定VCO ，VCO针对给定电压输出一个特定频率。总而言之，这些电路将某一模拟电压转换成一个调制频率。FSK是一种结构简单且响应速度快的调制方案。

原理图设计及器件选型
为模拟前端的结构框图和主要组件，该设计中的ADC有两个功能：数字化输入信号、利用ADC输出控制PLL。这种方法可减少元器件数目，缩小环路延迟时间，从而简化设计。这里，输入信号通过两个12 位ADC MAX176进行数字化处理。
使用ADC控制PLL时需要正确选择PLL，并不是所有PLL都适合该设计。这里选用Motorola的MC145151 PLL，因为该器件允许以并行方式装载控制数据。MC145151也工作在设计频率范围内：12.0MHz至12.5MHz。选择1MHz晶振用于MC145151 PLL，pide-by-R配置为000 (pide-by-8)。得到的PLL步长是125kHz (1MHz / 8 = 125kHz)。PLL 的pide-by-N设置为00000001100xxx。pide-by-N设置为5个数值中的一个(三位由ADC的数字输出设置)。得到的5个数值是96、97、98、99和100。

本设计使用MiniCircuits POS-25 VCO，因为它在12.0MHz至12.5MHz范围内保持线性。

另外，四路双输入与非门IC (74HC00)和双路4位计数器(74HC393)为ADC增加时序逻辑，将MAX176配置为连续转换状态。8位移位寄存器(74HC595)用来移出并行格式的ADC数据。带缓冲的可调比例、3位R2R DAC可缩短锁定时间，并放宽锁相环对滤波器指标要求。用R2R梯形结构实现分立的3位DAC，DAC的标称输出对进入VCO的电压进行微调。求和放大器(MAX474)用来对三个电压求和，分别是：

3位R2R DAC的输出，该输出被调整至由ADC输出设置的微调电压，并与粗调电压相加。这一过程使VCO输入电压接近特定输出频率对应的电压。
粗调电压，该电压是预先设定好的，其值接近VCO频率预先确定的电压。
相位检测电压，该电压由锁相环设置，并与微调和粗调电压相加。其目的是调整终电压以将VCO锁定到指定频率。
用三个电压之和(而不是仅仅依靠相位检测器输出)设置VCO，将大大减小PLL锁定时间。
当两个ADC对接踵而来的信号进行数字化时，它们的组合串行输出可能是四个值当中的一个。输入ADC的EOC信号用来表示一个新的12位字的起点。从而得到以下五种可能的位配置(并得到五种除法值)：

1XX - 或除以100或更大的数，适合VCO输出频率大于12.5MHz
(增量为1MHz / 8 = 125kHz，125kHz x 100 = 12.5MHz)

000 - 或除以96，适合VCO输出频率为12.0MHz
(增量为1MHz / 8 = 125kHz，125kHz x 96 = 12.0MHz)

001 - 或除以97，适合VCO输出频率为12.125MHz
(增量为1MHz / 8 = 125kHz，125kHz x 97 = 12.125MHz)

010和011时重复这一方法。如果知道是哪个ADC中的哪一位，可以很容易地确定对应于位格式的频率。使用MAX176时，EOC信号的上升沿表明下个时钟周期输出将出现一个新字。接收FSK数据时，必须进行适当的解码。

ADC选择依据
ADC的选择取决于几个具体设计参数。针对本设计而言，被数字化的信号其带宽相对较低(不到5kHz)。选择12位ADC 如MAX176时，采样速率为250ksps或更高，留下很大的信号余量。这里对非线性指标要求不太，低功耗特性有助于便携式应用；然而该设计适合连续转换。由于不需要微型控制器，因此简化了ADC接口。许多新型ADC提供了可降低功耗、节省空间，并简化微型控制器接口的方案。MAX1286便是具备这些特点的ADC，这一双通道12位ADC采用8引脚SOT23封装。
控制逻辑电路需要串行输出ADC，但是，如果带有其它逻辑电路，如并行-串行移位寄存器，那么也可以使用并行输出ADC。满足设计要求，具备更高采样率的ADC是MAX1304，它是高速、12位、多路、同时采样ADC，并行输出。

为实现测量，可以使用分辨率更高的SAR ADC，如MAX1069 (14位)或MAX1169 (16位)。这些多路ADC具有较高的直流(±1 LSB的INL和DNL)、较大的动态范围(90dB的SNR)，以及可选的I2C、SPI或并行接口。

为进行原型设计和基本验证，本设计使用了两片MAX176 ADC。MAX176采用DIP封装，易于在面包板上测试。ADC包括内部采样/保持电路，0.4μs 采集时间、内部基准、3.5μs ()转换时间以及低至148mW的功耗。

总结
该设计开发了一个硬件连接的FSK控制回路，工作在连续模式下，以有限的延迟时间发送低频带数据。ADC对数据进行数字化处理，ADC输出作为控制位控制PLL，从而得到一个简洁、紧凑、元件数少的FSK解决方案。为使延迟时间，将粗调和细调电压与相位检测器输出相结合，使PLL锁定时间减到。ADC、PLL或VCO的选型取决于具体应用。